PLL鎖相電路要怎麼layout...想請教各位前輩大大 謝謝

kez366

新手拿到一份PLL鎖相電路,怎麼著手進行layout工作呢? 我一點頭緒也沒有 ....想請教各位前輩   謝謝
- V2 t: ^! ?& v9 ]8 t. ^有什麼細節要注意..或是怎麼layout法...可以讓我縮短時間提早完成PLL... 要在20天內完成有可能?

shaq

這份是我在網路上找到的文件，給您參考
+ l1 i- }) Y1 p$ z

遊客，如果您要查看本帖隱藏內容請回復

finster

PLL的設計者應該會給一份floor plan吧
如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責
/ v, ~" c+ v( M6 x
0 X1 H/ a; N9 Q9 V. r; i7 E給你幾點我以前交給layout的PLL的擺放位置
! Z& S* E* L( [0 s4 Q3 m5 V9 T, F! f首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何
而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block
4 J, _- a  u/ E4 [# [$ _9 p接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接
再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...

遊客，如果您要查看本帖隱藏內容請回復

super

這一份文件真的很不錯謝謝大大分享~~
: D( v; a9 L& H; u  b還有觀念 理論的講解

eddieshih

正需要有關這方面的資料....
+ M7 ~9 H" |1 G謝謝您的分享,下載回來看看!!

phil1801

感謝大大這樣熱情分享資訊, 這個真的是佛心來的嘛 ...... 非常謝謝

qaz123wsx

感謝分享資料,下載回來看看! Thanks!

hikaru219

真是受益良多~~
感謝大大們的經驗分享~~
- z7 C. X' k5 D  N1 S1 E* ?8 S而且也回答的很詳細
2 f& M, ~( L% ]. `6 B6 }數位跟類比的區別也有講到
很受用
* E+ V' }* J# h& f* E! T) v

kanoson

受益良多︿︿
有些是小弟沒有考量過的
/ p  M, Z, f1 d" N+ c+ ^感謝分享資料, Thanks!

libra3333

好東西唷，感謝分享.......................................

a090426657

剛好我也需要但點看不太懂慘..
, D1 S3 f$ P4 m3 M
. `0 U. |0 l% V3 a. ]2 D: E謝謝分享

johnnyck33

感謝大大無私分享~~謝大大分享

f86008

感謝無私的分享~~謝謝分享　~~謝謝分享
! ]( f1 S. F7 F% V" s+ b感謝無私的分享~~謝謝分享　~~謝謝分享

daidai

感動ㄋ！                             
8 M7 \) |4 F+ P  C6 x% B( X謝謝大大無私分享！！

mjubgt

感謝 "finster" & "shaq" 的分享, 感恩唷.

tzungyuan

兩位大大對PLL瞭解甚深，
感謝您們的分享，讓我增長見聞。

bearlin5772

感謝shaq大大的分享,這份文件太棒了,讓我對PLL更加了解

282401

非常感謝大大的分享
下載看內容
增進知識
* i' ~8 M1 v6 l) ~6 E* u2 J感謝大大喔
有你的分享
造就大家喔

u9513349

雖然目前我還在劃數位電路~
4 k% u. f; \5 N% h
不過多學我知道會對自己有用的~

謝謝大大所提供的資料^^

kwfy

有關PLL電路還在學習當中，這真的是很實用的data~~~~謝謝大大分享~~~~