Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4

新思科技設計平台獲台積公司創新SoIC晶片堆疊技術的認證

2019-5-6 06:19 PM| 發佈者: SophieWeng@G| 查看: 259| 評論: 0|來自: 新思科技

摘要: 新思科技設計平台(Synopsys Design Platform)已通過台積公司最新系統整合晶片(System-on-Integrated-Chips,TSMC-SoIC™)3D晶片堆疊(chip stacking)技術的認證,該解決方案包括多晶片(multi-die)佈局實作, ...
新思科技近日宣布新思科技設計平台(Synopsys Design Platform)已通過台積公司最新系統整合晶片(System-on-Integrated-Chips,TSMC-SoIC™)3D晶片堆疊(chip stacking)技術的認證。其全平台的實現能力,輔以具備高彈性的參考流程,能協助客戶進行行動運算、網路通訊、消費性和汽車電子應用,對於高效能、高連結和多晶片技術等設計解決方案的部署。

新思科技設計平台是以設計實作與簽核解決方案為中心,其大量的參考方法(reference methodology)包括先進的貫穿介電導通孔(through-dielectric-via,TDV)建模、多晶片佈局攫取(layout capture)、實體平面規劃(physical floorplanning)和實作,以及寄生萃取與時序分析和可高度擴展的實體驗證(physical verification)。支援台積公司先進SoIC晶片堆疊技術的新思科技設計平台之主要產品特色如下:
    • IC Compiler™ II 佈局繞線: 為多晶片IC的高複雜度提供高效率的設計攫取和靈活的規劃。高品質的繞線支援涵蓋TSV、TDV、凸塊(bump)和RDL連結解決方案。
    • PrimeTime®時序簽核:全系統靜態時序分析(static timing analysis,STA),支援多晶片靜態時序分析。
    • StarRC™ 萃取簽核:為3D-IC方法論提供先進的功能,可處理多晶片寄生交互作用,並為TDV和TSV提供新的建模。
    • IC Validator實體簽核:提供DRC與LVS的驗證,包括支援SoIC跨晶粒(cross die)介面DRC/LVS檢查。

台積公司設計建構管理處資深處長Suk Lee表示:「系統頻寬與複雜度的挑戰促成創新產品的問世,台積公司推出全新的3D整合技術,並藉由有效的設計實作將高度差異化產品推向市場。我們與新思科技持續的合作關係,為台積公司創新的SoIC先進晶片堆疊技術提供了可擴展的方法。我們期待雙方客戶能受惠於這些先進的技術和服務,以實現真正的系統級封裝(systems-in-package,SiP)。」

新思科技設計事業群聯席總經理Sassine Ghazi指出,新思科技與台積公司近期的合作成果,將可在系統規模和系統效能上帶來突破性的進展,新思科技的數位設計平台以及雙方共同開發的相關方法,將使設計人員在佈署新一代多晶片解決方案時,能更有信心符合嚴格的時程規劃。

相關閱讀

您對這篇文章有任何想法嗎?歡迎留言給我們。
您的姓名:
您的電子郵件:
標題:
內容:



首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合(股)公司

GMT+8, 2019-6-19 06:56 PM , Processed in 0.073009 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

返回頂部