Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4915|回復: 6
打印 上一主題 下一主題

[問題求助] 佈局過程中將輸出、入port定義在metal1 第一層金屬層較合適嗎

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-10-25 16:31:09 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
小妹再畫layout時將schematic中輸出port 建在第2層金屬  以metal2當作輸出port,但學長說最好輸出、入port都以m1第一層來做。
# R0 d/ f, W; O1 H6 L1 F% j所以叫我m2那端再打上contact和m1  ,再將port定義在m1上。
& R# {' ^- t# A* U# U小妹想請教輸出、入port定義在第幾層金屬是否會有影響差別? 還有是否有合適定義在第幾層金屬 ?1 q$ p( d  g. n  b# u& I
麻煩大大們 若有空時 能提供經驗分享 ,在此先謝謝^^
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
 樓主| 發表於 2007-10-25 18:56:55 | 顯示全部樓層
謝謝二位的經驗談^^- G  w& }; v( |6 m/ K
應該是指說看這電路總共有幾層 ,選擇最合適block整合的該層吧...
8 w. w( A6 B4 {. t$ @* ~+ t所以選擇在那層的同時也須考慮到是否像sw5722的說法 即是否會對電路造成什麼影響?
7 }) h- C$ g* ]6 I3 o9 m) y( z9 z, ?還有像您類比電路最後1級block的輸出port是擺較高層吧?如果已考量過方便block連接的層,而發現也可以定義在較低層於是以較低層的metal定義為最後1級block   port的輸出 會因此影響很大嗎? 因為sw5722提到越低層的metal 電阻性越高,小妹現在指經考量過後發現最後1級block port定義在較高或較低層都 方便block之間的整合時,那定義在較高或較低層有差嗎?
# p! g% \+ m5 I4 ^9 f* B+ l( d# d; M; `. x% Q4 P8 @
[ 本帖最後由 君婷 於 2007-10-25 07:04 PM 編輯 ]
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-8 05:02 PM , Processed in 0.127516 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表