|
請問SDRAM (或DDR)在PCB layout(for 4 or 6 layer)上有那些layout準則須要注意8 s2 I) Z1 d& O) d/ l
才可以得到最好的EMI或noise效果8 l6 T% m6 y( ]9 p, d3 y( G
8 y- M) M0 q# w4 ~' m0 S
目前已知的rule:$ n8 o9 B9 }# x5 ?5 G
1. 走線等長
: @! ] a7 I7 t' E - 每一條走線(Ctrl/Addr/Data)嗎? 還是控制線就好(Ctrl or Ctrl+Addr)?0 H7 k9 ]- l4 |. D2 I! g
- 等長的範圍為何? (100mil?)3 s- t8 e5 |2 n; X4 s" m: S" B
2. Clock加粗& }" W2 u1 w5 N
- 多粗? 是否不同頻率, 有不同的寬度規格?1 [6 A! F) u7 r6 E |7 A# o6 C
3. Clock包地# h# I0 A0 e6 C) X5 T. [9 Z
- 須要打VIA嗎? 如果要打VIA, 做得到等長嗎?
$ h3 e. J/ ~& c/ a
' n6 P1 M+ X& U/ w0 r/ {$ J7 e( j目前做了一片4 layer PCB7 b Q% J+ J5 [* ~9 `3 q0 p7 h9 [
SDRAM clock=148MHz" c4 v4 d% k x6 E; H+ L
但整片PCB(包括ground)用頻普都可以量的到148MHz得倍頻
: Z0 ? ^* }# _% S' c% {- A請大家提供一下意見4 J0 O v- ^* x5 n2 K1 H! I
8 r$ ]* }, B+ I4 f- \
謝謝 |
|