Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6009|回復: 1
打印 上一主題 下一主題

[問題求助] 設計問題

[複製鏈接]
跳轉到指定樓層
1#
發表於 2010-9-11 05:39:15 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
在設計電路時,NMOS Drain接電源16V(使用NMOS 16V 製程),9 G9 k6 Z; O  Q" W$ T* |9 D) O
: m; Z2 Q5 Z1 x6 @# I
Source端及Body端接GND,而Gate所接之電路此時不會給gate任何
2 I6 b( u# ?3 |/ ^; X1 a! @1 ]% X, O2 k7 l2 B
電壓(包含GND),但模擬Gate之結果,卻有約Vt值之電壓存在,請問
4 S: g: J+ m* B" i7 V  j+ d4 [6 L# h; {5 y3 ^' [# g) m# Z
,這是為何?" o6 x+ o; j  o; N& a( C7 f

& Q/ x9 J$ V  ~- j' {電路可以想像成一個NMOS,NMOS Drain接電源16V,
5 ~! R& E: d$ q4 V+ C4 p- ], v! F& t! u6 [
Source端及Body端接GND,而Gate是所要看的結果。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-1 07:53 AM , Processed in 0.162010 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表