設計問題

m851055

在設計電路時，NMOS Drain接電源16V(使用NMOS 16V 製程)，
9 G; s7 i! u" |. p
Source端及Body端接GND，而Gate所接之電路此時不會給gate任何

電壓(包含GND)，但模擬Gate之結果，卻有約Vt值之電壓存在，請問
# _+ s9 F, M: Y
，這是為何?
# {7 `0 _* F4 Y- z& ?
3 P! q  `# G3 E' k# k/ ~# V電路可以想像成一個NMOS，NMOS Drain接電源16V，
: r$ d) o( `0 {- T. f8 E0 V$ w
. i/ C* {2 B$ j% ~( ^Source端及Body端接GND，而Gate是所要看的結果。

hisanick

會不會是因為那點電壓 undefine 的原因，所以存在了 vt