buck设计中如何实现LDO模式？

szpz

对于一个降压dc-dc，正常工作模式为WM，但当输入电源电压从较高值逐渐减小到接近甚至低于输出电压值时，占空比需要达到100％，也就是进入LDO模式，以最大化其驱动能力。请问如何实现这一点？请前辈不吝赐教。


& {$ D1 S7 s' v# o4 _( G
2 V) L" m- b# j7 q& J& v- j& g, v" o以下是 LDO 的相關討論:
* g: C1 u( u# W$ I! v7 n0 B1 ULow Drop-Out Voltage Regulators
Rincon-Mora 《Analog IC Design with LDOs》
PMOS Low_Dropout Voltage Regulator Introduction
LCD Driver 設計術語簡介[Chip123月刊資料]
# r* z5 p' I+ G1 x  |The evolution of voltage regulators with focus on LDO[NS講義]
Design of High-Performance Voltage Regulators
?教有?LDO的??
8 F2 a+ Z3 A& e6 A4 V% r1 k+ lLDO DC-DC分壓電阻的疑問(等比例的差異!?)
LDO??
4 t3 C5 F( ]- [- }  D9 w) g高?LDO ????！
0 u- n2 E) T' Q' e- @2 P5 \

5 [" a, N8 J* D( Z" t& v7 K6 g[ 本帖最後由 sjhor 於 2009-5-15 06:52 PM 編輯 ]

szpz

其实实现方式应该就是switch全开，也就是100%，只是我不明白如何检测，检测到什么信号后将进入这种模式？请多指教