buck设计中如何实现LDO模式？

szpz

对于一个降压dc-dc，正常工作模式为WM，但当输入电源电压从较高值逐渐减小到接近甚至低于输出电压值时，占空比需要达到100％，也就是进入LDO模式，以最大化其驱动能力。请问如何实现这一点？请前辈不吝赐教。

; x$ X, o* c( m4 \/ q

以下是 LDO 的相關討論:
Low Drop-Out Voltage Regulators
Rincon-Mora 《Analog IC Design with LDOs》
4 Z  X: o% r. _9 ]4 N+ Z5 iPMOS Low_Dropout Voltage Regulator Introduction
LCD Driver 設計術語簡介[Chip123月刊資料]
The evolution of voltage regulators with focus on LDO[NS講義]
  R  y0 g; T. uDesign of High-Performance Voltage Regulators
1 H8 u) w0 b$ T6 n+ J?教有?LDO的??
& e+ K$ x) _  O/ _! BLDO DC-DC分壓電阻的疑問(等比例的差異!?)
: R9 Y- e/ B. w8 D/ ~( |0 @( v# JLDO??
高?LDO ????！


' I) `6 F- N0 |/ k# L. O8 _[ 本帖最後由 sjhor 於 2009-5-15 06:52 PM 編輯 ]

szpz

其实实现方式应该就是switch全开，也就是100%，只是我不明白如何检测，检测到什么信号后将进入这种模式？请多指教

alab307

1. 如果你設計的Buck是可以開100% duty的話
    根本不用檢測, 因為switch自動會全開
2. 這樣子輸入電壓會經過電感才到輸出, No Good
& c& I: S3 [) @( G3 F3. 可以用看FB, FB一直不夠的話就切到LDO mode
8 ?! z5 j1 T$ F6 b) u4. 此討論比較適合"電源管理討論區"