pn junction 的電路的設計與layout

gyamwoo

我在課本中和同學有提到在訊號線上用兩個逆偏的diode可以當作esd的簡單的裝置。而且在layout中
也可以解 anttena rule的錯誤。其電路圖如下：
& Y+ w* p# I& R0 A' d
而我畫的layout圖如下：


- W5 Z, \+ C# T% t* [/ j2 n我現在有個疑問。因為這個不是lvs會被認成二極體的，所以rcx抽出的postsim應該不會有這些diode。
; @3 O' v8 C5 D" I9 a/ n我是想要知道在台積電的0.18um cmos製程中。這樣的pn接面其特性是如何？
1.pn接面導通的電位多大？跟pn接面的面積有沒有關係
  B: q! V% o0 O* a: y2.導通電流多大？跟pn接面的面積有沒有關係
3.逆偏崩潰電壓多大？跟pn接面的面積有沒有關係
4 X2 U: _( e; u' |) X$ }: H$ c2 Q
拜託有人能給我一點指引，謝謝。