電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

数字版图工程师
公      司：A famous IC company
( h7 ?: C, O0 ~/ g( F工作地点：苏州

1 f; ?9 e2 T+ v4 u职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
" m! ]* c% z2 N% R9 k+ a
职位要求:
- B3 |% E; K& M0 {" J0 h1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
& ?# o7 ]% U; D5 s3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
1 h1 Y9 g1 b# a5. 积极主动,团结合作, 有独立解决问题的能力,
6. 学历本科或以上
7. 两年后端工作经验

ranica

Software Engineer-几何图形处理
; ~) @/ _3 u: ?) ]2 l公      司：A famous IC company
工作地点：北京

Position Summary:  
Software Engineer for post-layout IC-Package-PCB co-analysis
( v3 m, m$ t$ d; {8 r, U3 uEssential Job Functions/Accountabilities:
. _6 x$ Q# Q5 |; SMaintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.
" W: u0 [; o4 [/ P1 w2 x- n
Minimum Requirements/Qualifications:
# B1 K: B$ a2 a, T1 DProficiency in C++/C, OpenGL or Qt graphic programming experience is required
Strong background of geometry processing and related algorithms
Experience in numeric results post-processing such as graph, contour plots
Knowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
Experience in tcl/perl and Linux shell scripting is a plus

ranica

公      司：A global PC leading enterprise
工作地点：深圳
1 A  {6 Z& C* C. d
/ |' x4 u: @6 p" S2 A  E% H3 o主要职责：   
- B/ g, c7 s& l# h  r1 F1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
: Z" v+ N5 o  e. }2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
3.协助电路设计人员调整电路设计   
4.能够独立完成数据库的转换、协助有关部门进行流片
7 t$ J$ R6 @5 E
7 w! d. p  A# k5 ^招聘要求：   
/ t" `) `- v' B/ K0 o& ]) {- I1. 硕士以上学历，能够读写英文   
  w0 ^: i' H% R# f2. 8年以上直接的从事集成电路芯片版图设计工作经验   
3. 熟悉模拟电路，对射频电路有一定了解者优先   
  I. q" ^% G4 D7 x* ~+ r, L& n4.有良好的团队精神，较强的沟通能力