電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

公      司：A global PC leading enterprise
& \0 o9 X' U* v. H- @, A9 ~工作地点：深圳

主要职责：   
% k) N/ N/ S, Q7 y1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
2 s' ?& U' m: L# a, L2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
3.协助电路设计人员调整电路设计   
. P# B) x# T' u4.能够独立完成数据库的转换、协助有关部门进行流片
+ f' T6 N0 O# d
招聘要求：   
. V: j. }$ A& A1. 硕士以上学历，能够读写英文   
: p, X% e+ u: E# k/ {- W# K2. 8年以上直接的从事集成电路芯片版图设计工作经验   
3. 熟悉模拟电路，对射频电路有一定了解者优先   
4.有良好的团队精神，较强的沟通能力

ranica

Software Engineer-几何图形处理
' f6 _$ C) P3 h5 V+ ~& f公      司：A famous IC company
  L2 ^; k. Z/ g' o工作地点：北京

/ o# C# N& r/ z; K4 B# ?Position Summary:  
# f; C' S/ {/ T2 E$ jSoftware Engineer for post-layout IC-Package-PCB co-analysis
( |6 ?- A& B' _. V+ Q# GEssential Job Functions/Accountabilities:
1 G; L# y) C, t' W" dMaintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.
% n2 F; c  _8 @: h7 H. \: G
Minimum Requirements/Qualifications:
( x' X3 U- V# W- XProficiency in C++/C, OpenGL or Qt graphic programming experience is required
6 M8 k0 ?) v2 RStrong background of geometry processing and related algorithms
5 ^" i! R3 y- Q4 JExperience in numeric results post-processing such as graph, contour plots
Knowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
( w% f# M5 {; X4 s" B! E, AExperience in tcl/perl and Linux shell scripting is a plus

ranica

数字版图工程师
公      司：A famous IC company
9 }$ N. o: B! j4 H; `7 Q工作地点：苏州

职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
1 _% d4 i  F* Z7 W3 O
职位要求:
& \, n6 [, V7 D1 M1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
/ M0 j2 p( Q" `4 ]; w' c8 X4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
; c3 y! j# s/ K+ q: Z2 `; \6. 学历本科或以上
7. 两年后端工作经验