Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
& e3 R  t# |9 K+ C* k- p找了書來看，上面都只有單端的例子 = =
) t: r2 @/ |* E, }; V% s- `* M現在跑fully differential感覺問題非常多 @@

5 g* J2 z/ g4 F我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓

) B" n6 t* H6 k' W% U5 q( `& Z6 C1.
首先，問題在於差動輸入端的描述
9 d3 P4 p: l, Z8 p+ L我是考慮VCM相同，然後再灌入差動小訊號

*輸入端的描述
vd 9 0 dc 0 ac 1
8 }2 F4 a7 |/ r5 L! j" ^$ c7 D& q3 E1 ]evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0

5 A) i% t1 h! {2 `, A- z( p% A
這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
, i' d- O7 f% l: u2 D7 s5 u- p. h不知道這樣來描述差動對的輸入端是否是正確的？
, e, R) R) P. W# ^# S) C7 w0 a



2.求雙端輸出的gain
/ O# X& O  ?( i# }+ E
*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
+ J1 f, |4 {, V.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
9 _9 x( V, u& L% _1 V.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

, M: ]/ F2 p2 a) M$ M0 J5 T3 g我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
. P; \3 z; w+ _8 V: Z* r1 H真是非常困惑
" o7 z  [9 ?7 Y5 b
5 z: W4 T# B& f* _3 R# s" o: e7 B還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
$ L9 z# |, {% E; L5 F(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)
: Z! n3 v- _- ?5 @) \

- ~+ P+ J5 r4 }! h% T. N" r再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
這要怎麼求呢？

' c' U4 \2 p* M

3.輸出阻抗 與 輸入電容
. t5 J8 W. e6 {. h# d$ m5 ?+ K請問輸出阻抗要怎麼求？
單端的時候直接下 .tf v(out) vin
/ B- ?9 u5 x) L& E但是雙端該怎麼寫？
另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？
. C  u) _* t9 \* U. I
還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
. I- C: \0 H6 I為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值


, t- Z7 |: D% V* i1 o/ l
% v8 z. w3 V9 Q9 z1 p$ J
4 p6 S3 \& T. R+ f7 Y4.輸入共模範圍 與 輸出擺幅

這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
- g6 p& p  Q8 D: l7 dhspice有比較快的方法可以獲得這些資訊嗎？
9 g, x- s( i0 d1 O3 ^. P



3 _. G. W* ~: C( K. P- I5 }以上問題
請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
# I4 I: U2 V* h! F+ F( _$ _& s最後想請問一個寫netlist的小問題
7 ~0 @7 V7 r2 }. |在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
2 z: ?9 E6 V9 F* m3 r/ ^mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
- d; Q* [2 _$ R9 n. l- X如果不用下面的寫法會有什麼缺點？


# Y. M; ?6 x3 Q3 G1 v; k4 O* T6 |
8 _; |: r  m& m7 ~- C6 G
* u% p7 i8 U. A) U附上小弟寫的folded cascode(輸入為PMOS) netlist:

0 C" U8 [, Y& d9 z1 xfolded
1 n9 W2 Y+ j  R8 I.global vdd vss
' }, a+ U( p8 M# P0 x) _" n
* W& p2 X) J) u2 [.option acout=0
, ~6 ?. n. b( D7 }8 O
.option post=2
, ?7 D- B$ ^9 s0 c/ F/ r' _.option probe

7 J1 M% G4 P2 |* J- y.protect
.lib ./rf018.l tt
% W$ a! M4 Y& x9 X' r3 f1 y" N.unprotect

. G/ r* p; f2 V4 }' v2 l1 k6 W( k" V2 Rmp1 1 in1   7 vdd pch l=0.35u w=30u
. u& z! t! ~+ D' k9 A5 zmp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
" [" d- y2 C- }3 T) W6 rmn1 out2 b2 1 vss nch l=0.35u w=5u
# _- ~( K/ H" b' ?mn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
mn4 2 b3 vss vss nch l=0.35u w=25u
  H2 G: W8 Q8 y1 H1 E/ D
6 U1 [! n) J" H8 j/ ?# p4 U*輸入端的描述
vd 9 0 dc 0 ac 1
+ T) E% C/ T3 h. Uevd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
vdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v
4 y( g& Y  a% X4 C  P( a1 Q% s
# [+ O2 ?. _: _9 H5 m9 h+ `1 W/ d. avb1 b1 0 2.4
% l: w  M8 X+ u% J% ovb2 b2 0 -1.2
vb3 b3 0 -2.4

- I; r( v$ y' i% y.op
.ac dec 10 100 100g
4 n( p/ `' @& N, b8 L
* U( O6 Z2 |$ A& j5 }*讀取輸出端的描述
0 w0 w" q  C9 n# R7 m: }9 o% e2 _: ~.print ac v(out1) v(out2) v(out1,out2)
+ ^( v0 p2 T3 K; V1 c.probe ac v(out1) v(out2) v(out1,out2)
2 O2 }& c2 g& l1 Q$ y.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
可否請問一下這是什麼意思阿

rice019

Gain差兩倍
5 i( w; K, o/ c! H- n( k) k因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
( T* z4 ^. Q1 e3 o) ~$ h最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
: m7 p- M+ c$ Pmp1 1 in1   7 vdd pch l=0.35u w=30u
( {9 E7 l, `8 bmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
' j/ J2 |; a8 a' [我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小

  V3 f, T  R, A- @以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
6 E6 [% B# w2 {, A" N希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
7 v9 ~& Z- A. C3 ~mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~