Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
現在跑fully differential感覺問題非常多 @@
  D9 E5 m* f/ w+ m2 g
我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
% c; V$ `9 @  t; M9 W
- Q; x. z/ D7 U# G- U! Y( L1.
首先，問題在於差動輸入端的描述
6 p2 Y; F9 e9 V! V我是考慮VCM相同，然後再灌入差動小訊號

*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
. [4 y2 \) K7 _9 Y5 nvcm 8 0 dc 0
+ ^, a3 O( }0 D* g! b, `) u

7 C( r& O8 T; S. ^, {4 F這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？

$ g4 [* Y( u' k  B$ _: k

3 h  C, n( w1 I4 p! R  ], |
2.求雙端輸出的gain

*讀取輸出端的描述
4 J6 _# ]. X) z$ F1 l3 P8 k.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
! U* f; b8 z  _, p  |+ V+ p.print ac vdb(out1) vdb(out2) vdb(out1,out2)
% `5 y6 Q. i5 r: r" g# O' Y.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑
  b9 Y" p5 F4 k5 i$ i
2 T& W" z6 R( n/ V0 u0 Z還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
) ~0 l* e, t2 R3 n這到底是為什麼阿？
(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)


+ a9 r) ^" `* A, t; L. `( X) [' [再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
! D" x7 j6 q0 ^6 R3 h. y7 x這要怎麼求呢？



3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
  l+ l" r/ G6 x2 U6 P5 K單端的時候直接下 .tf v(out) vin
& [; k3 w* Z8 _# H2 q; m但是雙端該怎麼寫？
5 ]' c, M; j9 _) E) Y另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？
  }; J0 _5 l" f
9 n, v4 D- v4 U還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
2 v7 E- P8 C& K+ p1 g+ s. t  h5 T
6 b, H; j, `; d/ F  ~" j

  n2 k- V5 T, h! O# \9 o
. b* a% H9 u6 O. U/ L2 ^5 x% g7 D4.輸入共模範圍 與 輸出擺幅

這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
4 d* k/ J5 T; M9 G0 G2 \$ [6 a; |然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
6 C& X  X2 A  ~, Shspice有比較快的方法可以獲得這些資訊嗎？
$ t, w& ?! v7 a( ^$ p7 W2 R5 W
: [9 @6 W+ w6 n3 n1 e% a

& ^# }4 Y$ k! J3 ~2 f; x
以上問題
請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
& B  U# s7 H5 Y* y, v, b, u! t最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
9 |; w* V/ q( R) `1 jmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
  s0 F& t& }  F這兩種寫法有什麼差別嗎？(模擬或layout上)
如果不用下面的寫法會有什麼缺點？

$ v" S! P$ V9 g2 L1 y! `
/ e  M2 ?0 k. D0 U
+ P: V' W: S) g4 t: X6 F! u3 M9 n7 Y8 M
( A7 x! k  Y% v  o0 T附上小弟寫的folded cascode(輸入為PMOS) netlist:
  ?0 y) G$ A3 z; F% L: _
  u; b' p/ x- k8 ?5 W! F, {folded
+ C, q( ?% V8 b+ Q0 ^+ t.global vdd vss
. X9 V& d8 Q( |) U$ z( P
.option acout=0
4 C2 U: @7 n: C: l. _2 X' y- c
.option post=2
.option probe

.protect
1 C- i2 C2 ?. ~# `7 I- w' v+ D# F.lib ./rf018.l tt
; u& g" g' ]6 V3 z! @.unprotect

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
7 ?4 n3 _& W# B. `3 h/ \mp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
" C* h1 i( w& y% R2 `mp7 7 b1 vdd vdd pch l=0.35u w=50u
! }; C- @7 J7 z/ m) cmn1 out2 b2 1 vss nch l=0.35u w=5u
$ l, w+ C4 o! |5 p) kmn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
mn4 2 b3 vss vss nch l=0.35u w=25u

4 P' B5 V/ F/ \9 p; ^/ t*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
0 F  o: w7 m4 a) w6 X. P: Dvcm 8 0 dc 0
8 g- c5 R% L* H: t& F1 Wvdd vdd 0 dc 3.3v
% v' {; n6 G0 l( Jvss vss 0 dc -3.3v

1 [2 a8 ]' s. B: F. Nvb1 b1 0 2.4
vb2 b2 0 -1.2
vb3 b3 0 -2.4

.op
.ac dec 10 100 100g
+ A" k' D* p6 p+ Z- C- `2 g1 o& p. ?6 u
( a( L9 u% G3 y6 A) L*讀取輸出端的描述
8 p2 a+ g: L( A( \, o! M/ B: g" v.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
* U$ {, ^2 a( E; U0 e9 o
; I0 M3 K. O7 x+ w( }& d  d.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
; l9 W+ X) u# J2 Q可否請問一下這是什麼意思阿

rice019

Gain差兩倍
因為是你實際上Gain是看VOP-VON
6 |( _! j" y  K差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
7 t5 V0 I7 z# t3 }) T3 mmp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
) d4 {$ n) \$ F, s' H$ ]+ B這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
9 F6 ~6 i" k2 A& {2 [9 b像是Vt~~或者mobility.....
在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
2 P. u( ?$ f( W0 V
以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
* D0 d# f; P9 {% ^1 \1 {mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
5 i8 u3 `  R/ A& t3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4 }/ w# ]. H- Y2 V4.Allen的書應該有。
5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
# P8 t+ ?: W: w0 Y/ P謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~