|
【課程名稱】 數位系統雛形與進階FPGA設計實務班【入門+進階1+進階2】
! P+ I. n+ g, x9 b0 ^6 f- n★贈送Xilinx Spartan6 FPGA開發板(價值8,000)" B6 J3 z. A5 v* D: N; H7 p
上過學員力推課程及講師!!上過學員力推課程及講師!!5 l5 t$ I* ~. t ~( ]
【課程代碼】 04C351
5 t' \1 h0 v" z" @ n【上課時間】 3/22(日)-7/19(日),9:00~16:00,共90小時(4/5,5/3,6/21停課) 5 ^- i- _$ A* v ~3 Q3 u- l
【課程主旨】 本課程以實作為主、以業界主流FPGA為核心,用Verilog硬體描述語言及FPGA電路合成,教導學員從基礎學習,內容將搭配上業界常用週邊介面如:七段顯示器IIC、UART,…,最終達到在FPGA中建構屬於自己系統平台為教學目的。
0 {5 }2 i9 t* h; k6 r5 ~
" w, @8 S% x3 b. j教導數位系統雛型電路設計基本原則, 及操作技巧,內容將搭配VGA介面,及Xilinx提供的微處理機PicoBlaze整合自行發展之IP最終達到在FPGA中建構屬於自己Reconfigurable SOC系統平台為教學目的。
3 Y# g4 r& f" X
: M. `1 ?* n$ K! [4 i數位系統雛型電路SOC除錯常用技術及相關知識。包含基於模型的系統仿真平臺構建方法、PicoBlaze系統程式設計及除錯、硬體除錯利器ChipScope Pro工具介紹,並實際以Lab方式來實作PicoBlaze嵌入式平台除錯方式,藉以講解FPGA常用的除錯技巧。講解RISC CPU微處理機架構,並以以Xilinx PicoBlaze Verilog原始碼為基礎為實作範例做完整的說明。本課程詳細介紹 PicoBlaze CPU 及其系統架構,指令集之設計及修改, 加入屬於自己的指令集並整合在Reconfigurable SOC系統平台為教學目的。3 M. r# B& q X" N6 i" Z# g" e
【修課條件】 數位邏輯基本觀念& K" L# O' y( B: g
【課程大綱】 【入門】FPGA/Verilog實戰設計、基本周邊IO 電路設計班(課程代碼 04C351-1) , N+ I F# L, H) g& T
1. FPGA 元件及架構介紹
- @' o9 K( c! O5 C$ V. z2. FPGA 開發工具介紹及FPGA實習板
5 J% m" ~ X$ y3. FPGA 接腳及時域限制條件(Pin & Timing Constraints)及相關 設定 ; H& P/ w/ R- x. e) X
4. HDL 語言指令及程式介紹 ! m2 A3 u5 T) u
5. HDL Basic Concepts
; b6 v f( y6 w6. HDL Coding for Combinatorial Logic M/ I2 z% w0 b' j- ]4 X# N
7. HDL Coding for Sequential Logic/ t6 K5 Q! X; h0 C+ U
8. Test Bench
2 L! |5 M' r, ~ |+ w9. FPGA IO控制
3 u8 Z" t* M) d s, A7 w0 O10. FPGA基本輸出入實習/ h; c+ [, [# q& p) E
11. FPGA七段顯示器實習 s1 _2 V! Q! s
12. FPGA點矩陣LED實習4 F* b7 L' ^9 R/ K" Z
13. FPGA周邊控制與PC通訊實習
) i' l2 a4 U5 ]6 X14. FPGA通訊介面實習 + w) A& c* u M: a u
15. FPGA PWM控制實習% M/ {& |5 n7 i- _& r
16. FPGA I2C介面通訊實習+ u0 S3 K4 _4 m' `
17. FPGA ADC類比數位轉換器實習3 S7 I0 M" ~! K7 `
18. FPGA周邊記憶體EEPROM讀寫實習" M5 |+ O" q+ _; |1 M5 A) \
2 T' {* A4 u3 K$ t! v) b【進階1】數位系統雛型電路SOC實務班(課程 代碼:04C351-2)
+ L5 f" o& g2 }" D% P8 L8 U1.三個設計基本原則,包括面積和速度的平衡互換原則,硬體可實 現原則和同步設計原則 . H/ D1 L9 I. c2 U5 d1 p! {
2.三個個常用操作技巧,包括Ping-pong Buffer,串並轉換操作和 Pipeline流水線操作等 技巧
$ }6 I# r z" U3 A3.三個常用IP模組使用,包括片上的記憶體(SRAM、FIFO、ROM), 時脈管理(DCM)和串列 收發器(SERDES)等
& D% ^* M0 q* H/ D9 \* t1 p4.VGA 控制器I:基本原理、VGA 同步原理、圖像物件產生
4 R- p% `# x# `9 s5.VGA 控制器II:字元產生VGA 字元物件結合/ z# f" c) C H
6.PicoBlaze RISC I 硬體架構:CPU內部結構、研發流程、堆疊 RISC CPU同步狀態機原 理、結構和設計
0 x4 n' y N. E- U; b7.CORE Generator System及 HDL Design with IP Core Flow
5 J' ^ h; ~% ?# W. U) {7 A★LAB:產生ROM、RAM、DCM 等IP
; T4 i5 F/ Y* n3 H7 A" K★LAB:UART IP結構和設計
# s9 ~, g9 {3 O% ^& I) C3 E★LAB:I2C IP結構和設計
6 n% { ^" \1 h9 H0 {/ @" P p9 U0 H+ `
【進階2】數位系統雛型電路SOC除錯、驗證與 內核設計實務班(課程 代碼:04C351-3): \# j$ q! \: V* L( `# B$ S
1.週邊界面及系統晶片整合架構介紹
) y) e7 ~& Q( c! u, G; f* w2.基於模型的系統仿真平臺構建方法(Lab)
. L6 j# I/ Z, ? O: ~" d3.PicoBlaze RISC II 指令集:CPU指令集、組合語言、PicoBlaze 組譯器的用法與組譯器 指令. k' y0 ^% A6 ]! X$ M! Q- V" M
4.PicoBlaze RISC III 整合發展環境(IDE):組合語言發展, PicoBlaze IDE 介紹, JTAG port Download 除錯
2 E# v) ^2 z" ^+ l( F# z5.ChipScope Pro工具介紹Core Generator產生ILA、ICON core、 ChipScope Pro Analyzer 的使用,實際用於此SoC系統Wavefrom產生及Debug" r, f' ?& \* z- h F% N
" h5 i. S" k! s【上課時數】 90 小時6 R! t: ~$ ]7 C: q) w( [
【上課地點】 新竹市光復路二段101號研發大樓
5 @9 P4 {) F G7 \) y【主辦單位】 財團法人自強工業科學基金會
4 N" s y* P3 e! }6 Y% j% [! g7 M% S% T, D
【諮詢專線】 03-5735521 ext 3221 林小姐 wplin@tcfst.org.tw- C9 _* A9 V P6 d. P& H$ F9 G8 w
r" M; q" ^# h! E) X$ w/ Z1 _ |
|