|
【課程名稱】 數位系統雛形與進階FPGA設計實務班【入門+進階1+進階2】
: F: v- ]2 l" [★贈送Xilinx Spartan6 FPGA開發板(價值8,000)
' R; }" X7 M" g" n" M+ n上過學員力推課程及講師!!上過學員力推課程及講師!!2 r n# X7 d$ S! S0 @7 ]. ]& S1 L
【課程代碼】 04C351( L K+ C& w. W# U2 `. m2 {
【上課時間】 3/22(日)-7/19(日),9:00~16:00,共90小時(4/5,5/3,6/21停課) ' v! I9 |( b# f: T! {) j5 a( F, I5 k
【課程主旨】 本課程以實作為主、以業界主流FPGA為核心,用Verilog硬體描述語言及FPGA電路合成,教導學員從基礎學習,內容將搭配上業界常用週邊介面如:七段顯示器IIC、UART,…,最終達到在FPGA中建構屬於自己系統平台為教學目的。 ( E) C5 @, K: W0 q) d
+ p1 D1 d, c6 Q
教導數位系統雛型電路設計基本原則, 及操作技巧,內容將搭配VGA介面,及Xilinx提供的微處理機PicoBlaze整合自行發展之IP最終達到在FPGA中建構屬於自己Reconfigurable SOC系統平台為教學目的。 # a0 K: ~! K1 m9 I. j5 }+ Z2 o
/ Z$ \. G1 ]5 P6 {: q+ a b. R% _2 I" ^
數位系統雛型電路SOC除錯常用技術及相關知識。包含基於模型的系統仿真平臺構建方法、PicoBlaze系統程式設計及除錯、硬體除錯利器ChipScope Pro工具介紹,並實際以Lab方式來實作PicoBlaze嵌入式平台除錯方式,藉以講解FPGA常用的除錯技巧。講解RISC CPU微處理機架構,並以以Xilinx PicoBlaze Verilog原始碼為基礎為實作範例做完整的說明。本課程詳細介紹 PicoBlaze CPU 及其系統架構,指令集之設計及修改, 加入屬於自己的指令集並整合在Reconfigurable SOC系統平台為教學目的。
& d- W$ E: B% h' U6 s( q! o【修課條件】 數位邏輯基本觀念
8 R/ U+ p; t" c4 G4 B C. g) B【課程大綱】 【入門】FPGA/Verilog實戰設計、基本周邊IO 電路設計班(課程代碼 04C351-1)
" J# t& c+ C- Q1. FPGA 元件及架構介紹
% A8 Y Y Z0 ~) S2. FPGA 開發工具介紹及FPGA實習板
h# z1 [( j: l; T! j. B+ L3. FPGA 接腳及時域限制條件(Pin & Timing Constraints)及相關 設定
7 o' b( x; Z) y$ C% v4. HDL 語言指令及程式介紹
$ J; n0 \) S: V! I5. HDL Basic Concepts2 N$ ^' d( l: P6 X; q4 z: K
6. HDL Coding for Combinatorial Logic6 ~: k5 O' p+ j$ P2 W( f1 U6 ~- z
7. HDL Coding for Sequential Logic
4 o- g( W! h* d4 [2 d8 z8. Test Bench 5 J8 F4 P- }. G, u, ]: B
9. FPGA IO控制
4 K* q2 ^* n9 C! R1 A4 E. _10. FPGA基本輸出入實習
5 A( q3 d- t8 }/ }$ E11. FPGA七段顯示器實習
# d- j2 v/ j2 [) d7 ~% ]12. FPGA點矩陣LED實習8 a+ C& \2 n) F# B9 H. Y
13. FPGA周邊控制與PC通訊實習6 j$ r; e5 K8 i( r
14. FPGA通訊介面實習 % u" G6 I/ Q- I) |9 t
15. FPGA PWM控制實習! Y, T9 }/ x/ Z0 M
16. FPGA I2C介面通訊實習
. Q3 `7 p1 k& P+ F$ ~17. FPGA ADC類比數位轉換器實習. I% w. z7 C" h1 [6 W& @
18. FPGA周邊記憶體EEPROM讀寫實習
; o/ ^9 e0 D q' R
8 G" Q3 S7 j& D5 e1 N) f- `5 m, z【進階1】數位系統雛型電路SOC實務班(課程 代碼:04C351-2) * v2 K( \- T3 g4 n
1.三個設計基本原則,包括面積和速度的平衡互換原則,硬體可實 現原則和同步設計原則
( l! k$ d6 w v# {2.三個個常用操作技巧,包括Ping-pong Buffer,串並轉換操作和 Pipeline流水線操作等 技巧. |: R$ f. D, E2 E! l
3.三個常用IP模組使用,包括片上的記憶體(SRAM、FIFO、ROM), 時脈管理(DCM)和串列 收發器(SERDES)等3 z$ Y$ h" ^7 S. b6 g5 @7 n7 f
4.VGA 控制器I:基本原理、VGA 同步原理、圖像物件產生: @, R, b. u+ f& {: s" x4 j3 @; ?
5.VGA 控制器II:字元產生VGA 字元物件結合
" S5 Y, d3 k+ |( {: o% i6.PicoBlaze RISC I 硬體架構:CPU內部結構、研發流程、堆疊 RISC CPU同步狀態機原 理、結構和設計 , j& B" e, J5 G
7.CORE Generator System及 HDL Design with IP Core Flow) T r7 V, @( q- W0 C# Y# S7 J5 n
★LAB:產生ROM、RAM、DCM 等IP
4 Z" f. B; R+ v★LAB:UART IP結構和設計8 l) H; M$ d1 P- y
★LAB:I2C IP結構和設計 0 _$ t8 i- x% r8 m
; t0 @ K; K! X& U5 p
【進階2】數位系統雛型電路SOC除錯、驗證與 內核設計實務班(課程 代碼:04C351-3)2 V1 X1 n4 D4 ~5 n+ U6 O s# E
1.週邊界面及系統晶片整合架構介紹
! f1 q/ z8 [5 Q6 N- E- L2.基於模型的系統仿真平臺構建方法(Lab)
4 Q5 a( U6 u2 E% a: L/ H3.PicoBlaze RISC II 指令集:CPU指令集、組合語言、PicoBlaze 組譯器的用法與組譯器 指令+ U; m# S2 n: B# ?* w
4.PicoBlaze RISC III 整合發展環境(IDE):組合語言發展, PicoBlaze IDE 介紹, JTAG port Download 除錯
9 x. `6 v/ r; k0 W5.ChipScope Pro工具介紹Core Generator產生ILA、ICON core、 ChipScope Pro Analyzer 的使用,實際用於此SoC系統Wavefrom產生及Debug b$ g9 d" ~; l; O
* E8 c4 `4 X) \: t, J7 A- }【上課時數】 90 小時
1 T7 K$ ?4 V: [$ `3 C【上課地點】 新竹市光復路二段101號研發大樓
6 t" Q& L4 S* ~/ ^( T+ |【主辦單位】 財團法人自強工業科學基金會
& s5 l8 @5 z7 I9 P, ~2 o! j6 D' T7 n7 O& }3 s
【諮詢專線】 03-5735521 ext 3221 林小姐 wplin@tcfst.org.tw
$ S/ l: E& C& U! e8 A) h Q% g2 Q. g# v6 h3 P
|
|