|
回復 #11 ianme 的帖子
版主您好: I. e* G/ ]7 e( |$ e6 W$ g
- {4 z% c9 }8 C- ?- ]& m
嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:3 _- ]; v% J+ k0 V
"照啊!"...這的確就是我想表達的意思!!
* ^/ R$ W* a- B0 N6 [3 ^& ^) D% ~9 A" v! l/ w1 y
TSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.5 l# W7 I6 W! c! m; C6 V4 N- ]
在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,* B1 a Y* @/ W/ Z8 _, f
的的確確沒有NPN的model哦!* y/ I0 e% C8 h" J3 ^4 V
; W2 {: }) e& H$ e( g$ J* z
另外, 關於latch-up的model...我的意思其實與latch-up本身無關,; x% ~9 W/ T" t2 }2 D7 q
我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,- O4 }, N; D5 `, A1 `6 B
那麼我是否也能用類似於PNP的做法來做一顆NPN呢?: m& R! X+ {% U
我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.
! _# K5 k$ o; h" k6 H* e- ^其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,) `" d! B9 A2 N) a
簡單來說, "純粹只是為了滿足我們老師的慾望而已!"# j; ~' k" R" O
就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...% [, k$ }" `7 g% V' z8 d, L' F$ O
感恩啦!!
0 x" U6 r7 t; a# K. i3 f7 G" f# b w
幾年前我尚在業界服務的時候曾經畫過BJT, s# C( A+ ^+ z6 {' a* J
雖然頻率不高, 但大致上的架構也還記得.
6 |0 x( q4 W- I9 ?5 ^) v* J所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,
M, h G. _$ H$ x可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,
% }9 l x! Z/ I: v& v# ~" P所以用到的製程都是可以做PNP及NPN的BiCMOS製程,
& X( K& S, h% S8 G8 i% R當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?+ ^! C* \- L& Y9 [7 i5 M' m; u0 P; H
後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,
. C6 R+ ^" o. R: s; s1 F* n因此發現實驗室裡面很多東西都很..."返璞歸真",
; _( u% H' C0 [2 q, l/ v+ I9 O' }什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...
* K- H- L0 c- N3 G* \; z# @# _. Y# F& C+ ^& v
當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,/ A! J: h1 w$ V6 T: L
而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,
& z9 S# D" ? n3 e0 o3 Aresume連看都不看就reject了的原因吧.
5 |, _ t7 }& y5 I' R& X3 T2 f而這也是為什麼我踏上這條路的原因...4 I% G- c/ ~' X" d }# G
我只能說...這真是有夠辛苦...
1 v0 K" \& f1 W
? ]: E2 t0 N- t2 y: o9 t9 \; B從各位版主這裡學到了很多東西呢!* H- r- @( B; F. @6 W; ~1 E& J; ?
希望自己也能早日為大家貢獻點什麼...
: p: i, F$ [6 w0 }* c; S
1 K/ n, H6 T( L+ g" K/ u9 o謝謝各位先進的幫助!! |
評分
-
查看全部評分
|