|
回復 #11 ianme 的帖子
版主您好:0 f' }5 c9 ]3 ?* Y9 G. M2 z
* b6 k! j9 n3 w, q5 B& k+ }
嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:
0 \8 A. ^0 Q. b$ {# U# w! V"照啊!"...這的確就是我想表達的意思!!
, I6 F, U9 r3 I* |( ?- h6 s3 d$ w+ h/ r) o; w5 U6 ~" b& B2 Y
TSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.
7 }! C7 q+ f/ M: U; I在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,: d0 U0 v& x/ o! Q
的的確確沒有NPN的model哦!
4 X( O7 i" ]; G
) s0 O7 S& n. \8 [另外, 關於latch-up的model...我的意思其實與latch-up本身無關,2 O4 _0 ~: q4 o A' L& D( q
我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,
9 M: P! I$ `7 ^* Z3 u0 f' X那麼我是否也能用類似於PNP的做法來做一顆NPN呢?
2 ?9 |7 H* i9 b, C" D8 d& Z我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.
# ^) K* H3 I1 A& V其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,. |% ]6 @' U: |( f u
簡單來說, "純粹只是為了滿足我們老師的慾望而已!"
" _7 {/ z5 i1 K0 ~) k就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...
! k+ p2 [0 X# G5 M! @感恩啦!!/ T9 k2 T7 @5 ?6 J+ l
: Z0 _ ]; U* x) r
幾年前我尚在業界服務的時候曾經畫過BJT,
: y. R! {# j7 N$ b& q雖然頻率不高, 但大致上的架構也還記得.
6 Z. q/ [$ {) B, \2 o* d8 p- x% Y所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,
' M! F# e6 T5 d0 D' ?3 S可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,/ f! g- K! D) s. r# g6 }- E
所以用到的製程都是可以做PNP及NPN的BiCMOS製程,9 a+ d+ R7 r0 E" F9 F4 p
當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?
U/ O4 g% X$ [# P% }後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,
. [' [' s: J6 Z* o因此發現實驗室裡面很多東西都很..."返璞歸真",
, l8 b1 s+ _/ @: B: Y& w l什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...
* M+ W; ?4 a+ ]& D4 P
% _8 f7 v/ c, W, T- y當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,
& ]! g+ r- Z7 T& [7 e$ F4 r而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,
; t! G( L: l) \resume連看都不看就reject了的原因吧.) z5 A+ u, V' f3 _) ?2 t% F/ s
而這也是為什麼我踏上這條路的原因...
: m& A: s: s; S1 T' Z# [. k5 p我只能說...這真是有夠辛苦...- N e* n- l4 y
' i8 m& Z! Y1 A. w, [從各位版主這裡學到了很多東西呢!
* h4 G6 J$ g- d" C$ X; @/ l希望自己也能早日為大家貢獻點什麼...0 q D- ?0 S1 F$ X1 y) p% d
9 L% ~8 ]5 y. |+ E) t3 v% J謝謝各位先進的幫助!! |
評分
-
查看全部評分
|