|
回復 #11 ianme 的帖子
版主您好:
. b% c. U* i5 t3 Z
1 c) |$ U: G* o/ F E J2 W- u嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:
5 a; x* ]8 H6 Z5 [. T"照啊!"...這的確就是我想表達的意思!!
& ?* x8 |1 u ]4 g0 H" D& v. v/ `7 M6 B
TSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.
8 |$ V" |! \: c+ [在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,, J {% _2 F7 ?! J& ]6 h
的的確確沒有NPN的model哦!+ N# }* d$ h& m: O" v6 }0 @
# c4 o; z: C6 Y1 _
另外, 關於latch-up的model...我的意思其實與latch-up本身無關,
& i" h: G6 `( H- s我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,
* T3 E0 }$ ]$ s' H* f那麼我是否也能用類似於PNP的做法來做一顆NPN呢?
1 E0 ^, T# R; z. j6 z我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.
. n# ^! }4 z/ B# C9 }其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係," W9 Q9 d) D9 h; ]. S: R% z5 a+ ~
簡單來說, "純粹只是為了滿足我們老師的慾望而已!"1 X6 C2 m" D7 g, ^
就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...
9 ?, K" i4 k' w( Q1 b/ N感恩啦!!
; a: z5 `0 I, t2 J! U
* _8 [- _8 q9 ]: A幾年前我尚在業界服務的時候曾經畫過BJT,' R0 O/ E" b) W5 s# S9 k
雖然頻率不高, 但大致上的架構也還記得.; ^) O/ u0 c1 K, l! O X) N+ h! D
所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,0 G) w- x. @8 ~9 @8 X
可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,
* R) I H9 F9 b所以用到的製程都是可以做PNP及NPN的BiCMOS製程,
2 C& v8 W) }3 Z3 `* ~$ k# m當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?8 f' D* [/ |$ k
後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,; U: L" w& |4 U5 ~0 w: H
因此發現實驗室裡面很多東西都很..."返璞歸真",
2 } `; ]4 a: U4 y/ D7 Y什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...; t9 \' Y; t7 C9 @: E' z
% ?8 N V. Q/ j
當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,
- \" h7 Y" ^3 l, I而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,
1 k$ k9 {# L. X3 Uresume連看都不看就reject了的原因吧.
9 p% o1 D" x- [0 {8 R而這也是為什麼我踏上這條路的原因...
+ R X$ M; W9 y$ d我只能說...這真是有夠辛苦...( v" A x( Z0 e" D6 j1 S
0 c( U' q: @$ R$ v* S( q. l從各位版主這裡學到了很多東西呢!
7 J- s, w3 g" r- g' K希望自己也能早日為大家貢獻點什麼...! A# K8 H/ @4 f( z: G- N
, e3 a/ A6 n3 P( E謝謝各位先進的幫助!! |
評分
-
查看全部評分
|