請教有關調folding_cascode 放大器的訣竅

st80069

, W6 n  L' z! E/ j+ ?4 d( g上面是在下正在做的差動放大器，正遇到瓶頸中...冏
在下初入門，設計跟理論之間有極大的差距.....
  [+ \. i7 G, G; N3 S在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
& Y% E6 C. I9 O( @4 T9 b0 D' W等到M1到了飽和與triode的極限的時候，再調小vb3至適當值

增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
6 K9 @, ~2 K' r# L! h但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
在下使用的是65nm的製程，所以VDD是1.2V，
0 n! ^3 H4 J3 r( F! V而我VCM的值則是固定在0.6V，
看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，

8 w0 }/ j$ x/ {  W所以有幾個問題跟訣竅想請教各位大大，
1 e% R2 V# ^1 r- z& Q1.VCM的值真的需要固定在VDD的一半嗎??

4 F' c7 I' j; w2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?

3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....

大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
, @3 A# E& d6 y/ o1 R5 s$ k" b希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
7 ~$ j$ k$ ?6 j附上他的paper讓大家研究看看。

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
4 u, U+ A* u7 O5 v7 q: T4 `# G+ Y***********folding*************
.prot
.lib 'xxxxx.lib' TT
: D  N& q9 s* g& D.unprot
.globle VDD
& p/ w6 g1 `# H/ d- ]. h, L9 J.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
9 W) ^1 T/ E$ D! w! Y( j5 [4 t***********description****************
*****************
/ y% O; n* S! C+ v* ^( QVDD vdd gnd! 1.2V

- p; |1 z1 k) n+ x' g+ ^2 WVB1 vb1 gnd! 0.74v
2 S; Y6 L: Z2 J- X, i8 zVB2 vb2 gnd! 0.4v
9 D- i, f; M; [0 aVB3 vb3 gnd! 0.38v
) C( c+ A* E& R* _' o' ]4 L
' d( n' p: n) }! pVCM vcm gnd! dc 0.6v
VD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
*VC vc gnd! DC 0V
9 @0 X& f/ t, AEIN+ in+ vcm vd gnd! 0.5
: H) p7 M% g7 s4 _9 wEIN- in- vcm vd gnd! -0.5
! w, l. L' w$ w' q* z4 A# Q) ^*****************
! n) L0 X2 k: i) ~
  J8 t! h9 B% s0 u, |5 P/ jM1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
, B: J& Q& G, S" c: ]8 E1 S/ o' e8 a/ xM2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
( ?6 P. N5 G3 e& v" _2 q- }3 I- AM3 n2 in- n1 n1 xxxx L=Lp W=Wp1
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
8 a( m& |, i0 ?& t: _2 H$ sM5 nout n4 vdd vdd xxxx L=Lp W=Wp4
M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
M7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
M8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
$ N! Z' Z3 ^( S7 B6 iM9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2
6 [+ E$ C% v/ @4 K0 [6 w$ ~3 {
& o! C2 ^6 d" R, H***********analysis*************
************output**************
0 L4 M; t  `  K/ h: G.op
.option post
! S2 W2 e/ {2 v& t.tf v(nout) vd
* y( `& e: `* G3 j# v# W7 R.end

3 e% ~* W; H2 @6 L      v(nout)/vd                               = -115.0583
      input resistance at             vd       =  1.000e+20
# U4 p  l% Y% y- k$ z! {' A8 @      output resistance at v(nout)             =    1.0725x
% ]. }  I; y4 S% a6 D( m增益只有115.... 要怎麼才能升到1k以上勒??

[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
7 |& O( {, Y% _! i* d  J# `差不多極限了

st80069

原來如此...原來是到極限了...
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
結果反而調不出我要的值，
4 s0 Y7 p* t2 E' I. }小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手

8 A; `% d  O$ ?% z7 p$ N/ B/ G
$ [, Z/ i0 H% P4 m) R: m多虧有vince大大的肯定，小弟才敢放手去做
! _% \# D% f+ L5 i! O4 \! O( V: y9 K! m
0 ^- G* A2 x2 A, S1 _不過，現在卻又遇到個難題，
" O# G0 j* |9 G9 n" N電壓值該怎麼調，或者W/L該怎麼分配，
才能讓Mdrive的部份便成SATURATION??
調了整整一個下午，linear就是linear，說不變就是不變....
M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
你可以調看看

vince

能不能說明一下regulator的load是什麼?
因為看起來是IC內部的power
) b& @8 l6 p6 }9 g- C4 a) a" i2 Y需要多少電流?
& }; W1 k( t4 G6 s! ]5 G% p' Yregulator 的load regulation spec是多少?
第一級OP bias電流多少?
這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
謝謝hiyato大大提供的PAPER......
回vince大大，
load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
剩下的...恩，也不太清楚，似乎是自己設計....
4 i. w3 ]" z6 q9 K) o% G所以...就想說先以增益為目標....

8 D2 x" J; ^5 B[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
8 u# b' `+ H6 E0 Z/ f$ }當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
9 l6 _. ]) c$ W/ k8 D5 M# u而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
7 U  f: H9 k3 r4 w不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
   原因是kbgriver所說的  
5 y* l5 k9 X  c6 @/ b  @  e. _4 S( h0 n2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
6 c- @! O) G1 _) s9 G! u# u! k   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
+ J( k- H. u+ V1 i   做了也是白做
0 `5 f( k# z, z: C3. gain大有他的好處  可是over design只是增加自己的困擾
4 Z8 {: {  V1 l6 k2 v4 L   所以你應該是要去算一下你到底需要多少gain
4. 如果你是學生  而這個不是你論文的主要部分
   那我會建議你用更簡單的架構
% [$ e3 y0 O6 i& }' T& u  k7 e- Y   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
9 f/ b# H* m! M) z1 i! l   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
5. 你的VCM就是你的Vref 不是1/2 vdd
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
& H- ^% }& a) g/ |5 @2 i7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
8. 今天話有點多  不好意思

squallscer

XDD
# l4 L( \9 t+ p/ ~不會拉，vince大大見解非常的寶貴唷！
更謝謝finster大為我提供的建議，
看到各位大大為我解答，讓我求助無門的情況下感動非常了
/ z* U: F  g$ ^% b: o恩，我現在就試試各位大大的方法，跟建議，
我試完後的結果再跟各位大大報告！
謝謝大大們的不吝指教....
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)

恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
0 U, n5 P. D9 a) Y5 a小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~

[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
; \; k8 a6 B) x& E(昏頭)
! J5 @6 V) e* i6 S2 o( ^- A0 Y抱歉抱歉....
finster大大說的....是指沒有MD和MC時的設計嗎??
# Z7 p) F  q) [- s恩...那應該是我的寬長比設計的問題了...
; d0 ?6 v9 Z! m: T! w5 ~) D我重新再重推做一次...
2 J' M0 I5 L$ h5 u. P' I, s, ^
[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
; O6 A5 U* S: B& g附上他的paper讓大家研究看看。
- n  |7 B* Y1 j7 n% R- X**** 本內容被作者隱藏 *****

regulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
4 I6 w5 {% M/ Y. s+ _# D3 h 要錢以後再說。
$ _' S7 R3 H+ ?$ f& [* r9 W
' \5 @' O6 j3 F& a[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
抱歉抱歉....
. u( B( u+ |, g* j% G# \. t- Rfinster大大說的....是指沒有MD和MC時的設計嗎??
" D6 [6 Z- q8 U  e" N2 S. }恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...

7 C! A& g4 u$ K

1 t$ C1 m3 N, T' I/ {
不了解你指的MD和MC的縮寫意思
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
1 z" F+ I# L, i0 T0 d& M2 s  {自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
4 U! e+ N4 \* W  i小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
9 X( W$ U5 `) d( n) @7 }看finster大大的解說，
# Q6 g$ b2 J* }  H3 y) t發現OP的學問，還真是多....
) Q- u6 O7 F+ h: p. e唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~

: K8 w6 u+ ^& V" z0 x從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
) m1 b: P  c; d7 R) _9 E
+ e$ Z$ @6 h- `/ h恩.....原來如此...
7 n! x4 F4 m, |( u8 M6 y今天發現了一個問題.....小弟的功率真是省到了一個極點....
+ L0 H+ Z, D& Q5 q電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
結果失敗....
: c! B2 r  ]4 L+ X% x( i- e8 b3 A* Q% K真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
( {  i+ p+ B# S! `0 _5 b6 r大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
/ W9 Q% F, J5 [9 o5 \喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
' N7 }6 ^9 L, I3 ^, r1 h小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
發現OP的學問，還真是多....
5 m/ r' M& _, f' z; |- c) y唉...小 ...

4 ~9 b1 R6 |: `0 J0 ~6 B/ p' C我想,你有點誤會我的意思了
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

. c, V0 e5 m; b7 J+ J
嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
哀....然後面積就變得超大超大....