|
回復 #11 ianme 的帖子
版主您好:' W- c0 Y1 U) \6 q/ M
7 S2 n5 H& F! ~% }
嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:
5 _( @# ~8 K; N"照啊!"...這的確就是我想表達的意思!!
1 k* S S9 o9 Z* g6 E) [6 b. ]& u" V" D9 p5 [1 v0 Y2 d1 M
TSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.
! h" F: K; {( p; G) Y6 w在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,. V& @9 o; k2 H
的的確確沒有NPN的model哦!
3 V C3 i+ r6 B8 X) H( W
1 n: i O3 R3 W3 ?另外, 關於latch-up的model...我的意思其實與latch-up本身無關,( j: S8 M) S8 |- p4 R* ~5 R9 A J2 p
我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,, E8 n" A1 a7 Q& L
那麼我是否也能用類似於PNP的做法來做一顆NPN呢?
% |! I, y( p* O- W6 l我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.( M+ j) B' Q1 a, K" S, q' {) p( f
其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,
$ b* G7 Q# S* A/ g8 F& N簡單來說, "純粹只是為了滿足我們老師的慾望而已!"
* j2 _9 J; J' j( J2 s就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...1 t; N( f2 P0 _' l5 d
感恩啦!!
0 t' M, h( V+ Y3 e0 S3 |( M$ e+ a0 P1 z9 W) u3 S- L. b$ F/ m+ O
幾年前我尚在業界服務的時候曾經畫過BJT,# Y/ G; a0 ^! U! C( P
雖然頻率不高, 但大致上的架構也還記得.# N5 U+ }9 x5 p; D" k
所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,, n! a3 _& z* {2 [
可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,
7 @ c* ?, E- [6 G/ S7 U所以用到的製程都是可以做PNP及NPN的BiCMOS製程,- e. P* k" n3 Y8 M* Q2 c
當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?
$ d I( Y4 W5 k7 G4 S後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,) _ }/ x2 @, b, d3 m: B) }
因此發現實驗室裡面很多東西都很..."返璞歸真",- a' K1 o' z* Q% X" }
什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...) d0 f7 v& f ?; \3 m" g- q' ^- x9 `
9 U/ G5 l3 }& v! F8 S
當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,
; h1 u! q# Z5 C: g- F而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,6 q8 w2 F! ?9 V, l/ z
resume連看都不看就reject了的原因吧.
$ l# z: y1 W- ~2 y7 |6 F7 k而這也是為什麼我踏上這條路的原因...& k/ j; ]! X2 J
我只能說...這真是有夠辛苦...
; s% t5 w ]' J3 o5 g# b/ V0 ~- ]% e! P" M" F. _) \
從各位版主這裡學到了很多東西呢!
9 W6 M+ u. l G: D2 [+ f0 B希望自己也能早日為大家貢獻點什麼...
4 j' p: `3 ^( E; F0 N
8 e9 F3 ]. @$ a8 n4 t; C謝謝各位先進的幫助!! |
評分
-
查看全部評分
|