電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

公      司：A global PC leading enterprise
工作地点：深圳

主要职责：   
1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
0 u9 Z) I6 b- D2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
# `) d- C9 F3 r; S. C5 L3.协助电路设计人员调整电路设计   
4.能够独立完成数据库的转换、协助有关部门进行流片

招聘要求：   
1. 硕士以上学历，能够读写英文   
$ o% C& C, c5 q& a" \2. 8年以上直接的从事集成电路芯片版图设计工作经验   
3. 熟悉模拟电路，对射频电路有一定了解者优先   
4.有良好的团队精神，较强的沟通能力

ranica

Software Engineer-几何图形处理
公      司：A famous IC company
9 u0 X9 O( c+ P1 f" w工作地点：北京

9 t1 f' ~- Q: N" H* j5 h2 P6 j, z2 YPosition Summary:  
1 n( r6 S9 Y! Y# kSoftware Engineer for post-layout IC-Package-PCB co-analysis
$ F/ U1 d5 k: K7 p. q1 b  }Essential Job Functions/Accountabilities:
Maintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.
1 r3 n3 w# G6 J! r. [5 u: c
& X& N. }' g( s; d* Q+ g$ K" v5 G& ^; vMinimum Requirements/Qualifications:
Proficiency in C++/C, OpenGL or Qt graphic programming experience is required
Strong background of geometry processing and related algorithms
Experience in numeric results post-processing such as graph, contour plots
4 H0 ]( Q% h# D2 y: ?' v( YKnowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
Experience in tcl/perl and Linux shell scripting is a plus

ranica

数字版图工程师
" z" w1 d1 P! e  y公      司：A famous IC company
: `" H2 J3 u2 l# d" N& L+ c/ H0 n" F) @工作地点：苏州
/ E- y# ?8 m8 G7 R% E" @- M+ L- P
职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.

# H4 Y1 W  ^) f8 ?& e2 l) {职位要求:
! X% D$ C, l. m2 [) K1 {1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
1 E; E+ z8 \9 C4 L: J& W; [* u2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
" n4 B7 I! v# ]7 Q9 l$ W4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5 Z" N8 d9 P' _9 f" {* \5. 积极主动,团结合作, 有独立解决问题的能力,
6. 学历本科或以上
  y* e$ u  [! y+ T) l3 J7. 两年后端工作经验