|
這個問題在 LED driver 會常常遇到
) W* j) j( _* h& [& o8 \, B0 F- C0 U( H2 ?( _! [
首先是準確度的問題, 由於需求是 1:200, 最直觀的方法就是以 MOS size 去控制! g7 U# z- i9 q9 U. x5 v' _
然而由 MOS 飽和區電流公式 ID=KP/2*(W/L)*(VGS-VTH)^2*(1+lamda*VDS) 可知
& \% s9 |- H. d: u" I+ r主要誤差來自於 channel length modulation effect [(1+lamda*VDS)項]1 o. i @, p5 D- j, P: c; ]
鎖定 VDS 其中一個方法 就是使用 OPA 回授控制% f* ]5 m' v c1 q) q2 U2 q
另外, VGS 雖然不是誤差項, 但由於必須推動大負載, 所以ㄧ般會接一個 pre-drive 增加驅動力
/ F' n* @4 _4 B X. c並減短設定時間% j8 W/ T+ l0 H: J$ t( s
" A( ^) H. ^+ k7 t- e' P
channel 跟 channel 之間的差異定義為 bit-to-bit error4 x: z' L; Q( ?( K/ v
這方面的差異, 主要是由 layout 本身的 mismatch 產生, 較佳的layout對稱性可有效解決這個問題, s: \" v& X5 r/ [( [
- k, D. s% ]+ U6 F, k2 F( u m3 A至於 powerMOS size 部分, 主要是由 output minimum voltage 決定,+ k1 N& x @4 E9 t
此規格與最大電流値直接決定了 Rds(on) = Vo(min)/Io(max)
3 |! Q8 r2 j" H" \7 T2 H; q. K# D6 v* o& G5 b: i
溫度所引起的電流變化, 主要是改變了 VTH(T)" o; `8 r! [6 {6 V5 i
這方面可由 layout 解決, 將源頭 MOS 與 powerMOS 擺近一點, 讓彼此的溫度差異縮至最小8 Z: \: K" E2 ], C# `: a$ M/ }' w
然而, 溫度方面較麻煩的難題在於 package 的選定,& f- M! ~/ t3 v: X# _
在正常操作下, 假設 Vout=1V, Iout=20mA, 在 8 個 channel 的情形下,
( W& X6 l. `8 }" R1 uPtotal = 1*20m*8 = 160mW = (Tj(max)-Ta)/theta(j-a)
7 t+ ?- f# _, {選用的 theta(j-a) 必須確保在3 _ O u8 X, h) n. Q% O( J
typical 規格 Ta, ex. Ta=25 degree. 及設計之最大接面溫度 Tj(max), ex. Tj(max)=125 degree9 G4 |$ M' d5 x. f7 }
選擇 theta(j-a) < (Tj(max)-Ta)/Ptotal |
評分
-
查看全部評分
|