buck设计中如何实现LDO模式？

szpz

对于一个降压dc-dc，正常工作模式为WM，但当输入电源电压从较高值逐渐减小到接近甚至低于输出电压值时，占空比需要达到100％，也就是进入LDO模式，以最大化其驱动能力。请问如何实现这一点？请前辈不吝赐教。

0 Z1 ^2 ?4 G: D  ^
. M$ t- V6 x& e1 @" c
) l9 r1 S5 [2 B3 Y8 N9 Z以下是 LDO 的相關討論:
$ _9 h  R7 N2 c# W( @Low Drop-Out Voltage Regulators
, e8 E9 ]  C9 J( y! LRincon-Mora 《Analog IC Design with LDOs》
PMOS Low_Dropout Voltage Regulator Introduction
LCD Driver 設計術語簡介[Chip123月刊資料]
  V9 _! b! L. j3 R! b5 M* |# K( RThe evolution of voltage regulators with focus on LDO[NS講義]
Design of High-Performance Voltage Regulators
/ h( E$ y7 V5 Y* W?教有?LDO的??
LDO DC-DC分壓電阻的疑問(等比例的差異!?)
LDO??
高?LDO ????！


[ 本帖最後由 sjhor 於 2009-5-15 06:52 PM 編輯 ]

szpz

其实实现方式应该就是switch全开，也就是100%，只是我不明白如何检测，检测到什么信号后将进入这种模式？请多指教

alab307

1. 如果你設計的Buck是可以開100% duty的話
    根本不用檢測, 因為switch自動會全開
2. 這樣子輸入電壓會經過電感才到輸出, No Good
- x% |9 P% ]1 C& e! V# q3. 可以用看FB, FB一直不夠的話就切到LDO mode
4 M* L/ l9 X! y) B3 q  r$ X" i  v4. 此討論比較適合"電源管理討論區"