請問電壓比較器

bernie820

請問有關電壓比較器的問題
: U2 O6 i1 G& J, R; `/ n- n, X
是否兩輸入端皆可為非固定的電壓

看很多設計都是一端接dc的vref做判斷
: M+ z! y1 I8 v% _) Y" i
, h8 {$ W1 b, D- L! G& a/ j4 d$ [; ^但現在我的輸入端為兩個都會改變的電壓~
+ _4 S' `2 d6 Q9 Z8 T
4 T  D2 X7 B2 E  x那請問這樣要怎麼設計?~謝謝~

0 }, \7 B- B: {! T+ N5 u9 U2 R  X我要拿這兩個電壓做比較~
( G7 g3 j# A, N# l$ y- ~一個電壓是由輸入端輸入，另一個是由輸出端拉回來和輸入端做比較
所以我的兩輸入判斷電壓是不固定的，
' ^. j8 x8 T4 v  a只要輸出>輸入結果會為high
+ g- F$ z& g& L" X( o然而輸出<輸入結果為會low
不知道這樣行不行設計?

" q5 j6 @% p( u( @! F% ^: j但考慮到另一個問題，那兩個相等的時後是否也可為low
但是兩個要相等好像也很困難吼!

jackrabbit

您的作法很矛盾....
) T" P' H# u; F6 b$ @# V; [, Z1 j( |比較器是把OP用在開迴路狀態
) ~6 u! a7 ^- y/ w' x5 j你直接把兩個想比較的電壓輸入OP的兩個input, output端自然會有H/L
6 [* d6 O* d; Q% Y至於誰比誰大是發High, 取決於你選的input 極性
而且通常會有一個遲滯範圍, 來避免false trigger~

把輸出端拉回到input是迴授系統(feedback)
負迴授是一般所謂的OP, 最常用在voltage regulation
你看到的input 一端給vref 另一端拉output回來就是!!
正迴授要不是output拉到always high or always low, 不然就有可能起振~

; M5 @7 D, c) h) o" `1 C如果看不懂我在說什麼, 可能要先翻翻教科書~~
Baker那本有一張專門在講comparator design, 可以參考一下!!

bernie820

您的作法很矛盾....
& S; H  [: g% K5 ]( \  S7 A; O: k5 {比較器是把OP用在開迴路狀態
1 K$ G. C0 @8 n5 f你直接把兩個想比較的電壓輸入OP的兩個input, output端自 ...
jackrabbit 發表於 2011-1-6 05:02 PM

- Y! @/ c* @' Q$ X, F
9 P0 @; H- H  ]0 ~9 ~0 e, {
: u# B  {/ D) T& |    嗯!您誤會我意思了~抱歉是我說的不清楚!
我輸出拉回來的不是op那一電路拉回來比較(我知道那是隨偶器)
2 T8 g2 f( T  g3 w& X而是最後一級輸出端會拉回來和比較器輸入電壓做比較

但是我現在有一大問題是我想要在兩電壓(類比)相等時(或已經很接近時)
8 n+ I7 q$ Q3 g" W可以有一輸出訊號(不是最後端電路喔)為 0 or vdd的電路設計

sky987

那不就是一般的 latch-type comparator
通常會藉由cross-coupled 的架構來把電壓分開至VDD與GND

" \# o/ Q# k! B8 F6 ]8 q要記得加上reset電路來把讓它重新啟動  不然電壓會一直鎖死在那邊

. n, J- S: l( S  j9 I6 {自己搜尋看看囉

yeutay

-----是最後一級輸出端會拉回來和比較器輸入電壓做比較  -----
/ T/ U4 K1 b: G# E: v/ A6 F! W1:如果是,拉回來和比較器+IN輸入電壓做比較  則形成史密特觸發,如果-IN電壓無法大於+IN電壓,則被鎖死(同樓上說法)
- Y" T' n4 f/ U' S! |2:如果是,拉回來和比較器-IN輸入電壓做比較  則形成正相放大器。若最後一級輸出端會經轉換成其它信號(如峰值保持)就有比較器作用。