Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
現在跑fully differential感覺問題非常多 @@

我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓

1 Z4 K! u! E  j- f1.
首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號
2 N$ j4 p" N, K" Y3 o
0 D, w2 \- x' G. W2 a$ C* W2 O( k. n! c*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0

' N& |7 P% k: V% J5 p( ]3 y9 |
! R1 [/ k, ~& g, M* h這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？
3 f3 W4 r( R8 m) h# Q3 F' m



2.求雙端輸出的gain
% Y$ C" q7 N* o* \. l. W# a+ q7 h
*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
; e) ~" J7 m7 t8 S.probe ac v(out1) v(out2) v(out1,out2)
" h: T0 w! e. \' i! s9 E.print ac vdb(out1) vdb(out2) vdb(out1,out2)
+ h( W2 }( @5 v.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
! _4 L* g3 @/ a3 |
$ F+ I  x( D* a9 g1 q! X我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
8 N6 D/ n+ V9 Q真是非常困惑

; V) i( N! k7 o還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
1 a5 D5 y% F/ q: p$ `: Y(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)
5 r; `5 e0 l3 Y' F
: ^. u0 R) N& U8 R. R7 j5 c! H
再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
這要怎麼求呢？
( |* t) a6 V* v- B6 @( b; Q7 n
# k2 N( y4 I) e) u; Q% F* t5 m

3.輸出阻抗 與 輸入電容
3 R! W6 N& E8 P' o$ @請問輸出阻抗要怎麼求？
6 U7 U' _3 T; i) f8 [" J" z單端的時候直接下 .tf v(out) vin
- u6 ~6 q" T* A! j5 P但是雙端該怎麼寫？
; F" c$ W* W- Y" H另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？
: l) U) J, F+ E; d& e' \
3 {* S7 i- ~0 U9 k+ i! p還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
8 I2 M9 b# u* @, T為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
% D$ q9 C5 S& d- p
" u! ~  {( o+ g6 l7 Y9 r0 ]! o5 o: |
( {+ g) e* j' D- Y# ~! `
3 _: C9 {( \) a. b) j* l
4.輸入共模範圍 與 輸出擺幅

這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
8 f! I* ^+ j: D* @# L) [然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
hspice有比較快的方法可以獲得這些資訊嗎？

1 k4 C6 }4 G2 U* H" u

  B) W8 \: M8 H5 Y$ y+ o2 ?" J/ g
8 P! _$ m5 H0 \5 h5 F% ]8 d以上問題
- _1 }9 O/ {$ Z. e請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
8 \  R4 b& e/ q, r3 Vmp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
/ q/ }4 |5 A9 H0 p& x$ H8 o, S這兩種寫法有什麼差別嗎？(模擬或layout上)
如果不用下面的寫法會有什麼缺點？

* f- i; {% C# G; q; W8 M0 X

; [/ z; f* w2 I: J% L' K/ e; u
- C9 o1 Z# s/ `: m4 M附上小弟寫的folded cascode(輸入為PMOS) netlist:
8 l$ B7 c5 K6 i8 N# X( _2 C1 X
4 S1 q/ {8 O3 `3 ?0 m7 k, Afolded
, S! M: S' X3 q5 z/ v' _  ^.global vdd vss

.option acout=0
# {8 T4 `1 S, G4 t  k2 u6 t
; y# f* b3 e  M% Z, ~.option post=2
.option probe

.protect
.lib ./rf018.l tt
.unprotect

. t& B# s. g9 |% T- p* Rmp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
, Z! S; x. }# c2 R% f) S0 N" u& i- l4 Rmp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
- ]. j+ \7 R8 L: J5 q8 b. rmp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
8 s* f# s+ ]& l; x9 K; hmn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
mn4 2 b3 vss vss nch l=0.35u w=25u
3 J7 @' Y! ?2 ^5 y
*輸入端的描述
vd 9 0 dc 0 ac 1
" [8 [2 H4 W- x2 Oevd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
, z& g) K5 A7 Y# B, r4 avcm 8 0 dc 0
vdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v
. x6 u4 v' b" J0 b
vb1 b1 0 2.4
  f' t6 y8 T* J1 V, N; P, q7 Tvb2 b2 0 -1.2
vb3 b3 0 -2.4

. x* }, x" @/ v2 A.op
.ac dec 10 100 100g
9 S+ Z4 |5 ~6 h  R
+ b0 q6 S! @9 }1 m1 b*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
5 m9 P8 p5 l6 n7 D* q.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
可否請問一下這是什麼意思阿

rice019

Gain差兩倍
% @0 R, Y9 f5 @2 d8 R3 f; c' Y因為是你實際上Gain是看VOP-VON
3 w" O( U! F3 M2 N差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
* N8 {' g# d4 l最後想請問一個寫netlist的小問題
+ ?; K( m& e8 x7 v' A+ Z在網路上看到一些例子，特別把mos寫成並聯好幾個
7 F8 y. N* P+ b- n9 w* {. O2 L' _mp1 1 in1   7 vdd pch l=0.35u w=30u
4 v2 o# G# P9 A4 a- ?4 ?mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
  Q& _& X5 j& f  m( ?  r5 {這兩種寫法有什麼差別嗎？(模擬或layout上)
; F3 F9 N% X1 C9 c. m: X4 @======================================
我絕得啦！雖然width感覺都相同
0 L* c3 m0 G$ w0 j: ^但是跑hspice時候可以看到他們應該在不同的pch裡
; r% X2 D' K% p7 |6 k$ q" N例如...pch.1   pch.2 所以裡面有些參數就不一樣
6 u7 p9 x! w: ^4 d像是Vt~~或者mobility.....
' O9 S; F$ r( t在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
# ~% S- I+ y7 q' N: w- B9 ?  P
以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
% g+ g$ _  P8 F- O5 U2 b, W希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
; t9 s9 F8 F; R$ b! i* `$ mmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
" a$ w; _0 U1 x6 c2 z' L. v8 b上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
  |/ j0 N7 `4 P2 X+ h+ B4 b2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~