關於偏壓電路

adamsnet

小弟想請問是有關於op bias的電路
# ?- U+ r  q* W( g) j* D' O) Q; F
各位前輩有什麼訣竅嘛?
, c. T  L$ k6 [, J- z: ~; f
畢竟很多偏壓電路 一開始不知道想採用哪一種
0 y* d' ?1 R9 Q4 j! I3 g) ?
能請各位推薦書(最好是有說設計的步驟)或是一些起手的想法

( J$ n  x9 |6 G( u& k小弟我不想只照著學長的例子直接拿來用

8 S( X) B( G* W  b因為感覺那不會成為自己的東西!!

6 d+ J, w& V" M0 N感謝~

jackrabbit

您這問題, 還真讓人不知該從何答起
建議先看一些analog design的教科書吧!!
Allen那本講OP講得挺仔細的, Razavi則是必K, 有餘力再看Paul Grey, Martin, Baker, Sansen的教科書
/ k- O+ G; L2 y* T/ {7 \, ^! M多看幾本, 看每個人不同的解釋方法, 能幫助融會貫通!
簡單說bias電路是用來設定電路的操作點(operating point)~

vjc5

一般OP BIAS必須有抗電源擾動, 與不受溫度變化
教科書有很多這樣的電路.

finster

目前最常見的是constant gm以及wide swing bias這兩種方式
4 d* A% m# V, c$ b; d然後再搭配start-up的電路
9 _7 J( y5 N( Q/ `- y7 ~! |另外,偏壓電路一般是提供偏壓或者電流,如果是電流,那會比較在意psrr和溫度
0 |* q9 W9 m' [$ X/ P8 Y若是電壓,那需留意搭配偏壓電路的其他電路的size與matching,如OP Amp,如果OP Amp的size和偏壓電路的mirror元件size沒有等比例調整的話,那偏壓電路或者OP Amp即使設計的在好也是枉然,因為在一些power supply, temperature, and process變動下,整個performance就會漂掉,而這也是極為重要之處

adamsnet

感謝大家!!!
! I. M+ J$ L$ C% H& {' Z* E( {基本上樓上各位前輩說的各種特性我都知道
; u% K2 R0 I* f( s7 K* B只是要如何把它切確的轉化成電路
3 O2 {6 R8 B# _3 B- I7 u  G我的意思是
假設今天我op共有7個mos疊接(3個p 4個nmos)
0 Z# n7 _4 W4 n% W那bias電路應該也有6個不同的電壓準位出來對吧?
+ B  m% @, e" \: f$ X7 F(對應到同level的mos的gate端 扣掉input的mos)
" u& O/ e3 Z; ^* S那bias電路中應該有三個pmmos
一定都是pmos最上面那個的gate拉到下面一個pmos的drain嗎
還是會拉到最下面pmos的drain(等於橫跨過中間那個)?~
* S2 P# U6 S% x3 O& n像是此種架構性的問題~
非常感謝各位前輩喔!

shangyi

你應該先搞清楚 "pmos最上面那個的gate拉到下面一個pmos的drain" 跟 "拉到最下面pmos的drain"
% r8 ?. J1 K( j4 }7 k的差異跟目的是什麼?
8 c% ]; k7 Q6 Z7 Z還有你的OP疊接這麼多MOS的目的是什麼? 需要六個偏壓點?
6 N: h$ Y' }/ \% J! Aop操作電壓範圍是多少? 此op有什麼特殊應用?
( x! m7 b8 D/ |3 z$ A上面的東西可以在上面的人所推薦的書上找到.
bias 電路是廣泛使用的電路. 你想要創造新的架構 ...又有很好的特性...很難
一開始採用書上基本的就好  若不符合你的應用.. 再去思考怎麼改善現有的架構

game750219

建議你去看CMOS Circuit Design - Layout and Simulation  R. Baker 這本書的23章

: a' l& A7 `' ~裡面有幾個基本偏壓電路

也許對你有幫助