關於偏壓電路

adamsnet

小弟想請問是有關於op bias的電路

3 r) ^- k& t  W; O. ^各位前輩有什麼訣竅嘛?
8 |" j* e9 S7 A$ n/ `" d
1 Y! @) n! E% Y# Z畢竟很多偏壓電路 一開始不知道想採用哪一種
' A0 y6 M1 a3 z) |
  `8 u# }' a  R( V能請各位推薦書(最好是有說設計的步驟)或是一些起手的想法
& A/ l# F0 O( r! |4 }+ X
小弟我不想只照著學長的例子直接拿來用
1 Y& m3 i8 e4 }% ^
2 p: u2 s! c- h; y7 B因為感覺那不會成為自己的東西!!
& n( ]* x% H2 C0 Y
感謝~

jackrabbit

您這問題, 還真讓人不知該從何答起
建議先看一些analog design的教科書吧!!
+ x0 o% c( M; p7 n/ a+ v4 WAllen那本講OP講得挺仔細的, Razavi則是必K, 有餘力再看Paul Grey, Martin, Baker, Sansen的教科書
多看幾本, 看每個人不同的解釋方法, 能幫助融會貫通!
6 _3 A, _& O" r7 N7 L. f簡單說bias電路是用來設定電路的操作點(operating point)~

vjc5

一般OP BIAS必須有抗電源擾動, 與不受溫度變化
教科書有很多這樣的電路.

finster

目前最常見的是constant gm以及wide swing bias這兩種方式
* b& e5 ?! V8 i2 f) [5 ~然後再搭配start-up的電路
另外,偏壓電路一般是提供偏壓或者電流,如果是電流,那會比較在意psrr和溫度
若是電壓,那需留意搭配偏壓電路的其他電路的size與matching,如OP Amp,如果OP Amp的size和偏壓電路的mirror元件size沒有等比例調整的話,那偏壓電路或者OP Amp即使設計的在好也是枉然,因為在一些power supply, temperature, and process變動下,整個performance就會漂掉,而這也是極為重要之處

adamsnet

感謝大家!!!
基本上樓上各位前輩說的各種特性我都知道
. d( H: k. T" ~: {9 d* k: t& L只是要如何把它切確的轉化成電路
% n4 N3 v# m  W, X, }4 p) j- s$ I我的意思是
3 _% r" S! M. e3 \. E. N! Z假設今天我op共有7個mos疊接(3個p 4個nmos)
' {1 P# T  h' z7 J2 x7 D6 G  u那bias電路應該也有6個不同的電壓準位出來對吧?
(對應到同level的mos的gate端 扣掉input的mos)
那bias電路中應該有三個pmmos
- M& @: O9 R* r5 G" h" G3 O一定都是pmos最上面那個的gate拉到下面一個pmos的drain嗎
還是會拉到最下面pmos的drain(等於橫跨過中間那個)?~
& C% O+ U, L) L( {像是此種架構性的問題~
) m, _$ N) g8 O; m+ V+ T, [' D非常感謝各位前輩喔!

shangyi

你應該先搞清楚 "pmos最上面那個的gate拉到下面一個pmos的drain" 跟 "拉到最下面pmos的drain"
的差異跟目的是什麼?
5 T( V2 r: H, c* J- Q: G3 A1 y還有你的OP疊接這麼多MOS的目的是什麼? 需要六個偏壓點?
op操作電壓範圍是多少? 此op有什麼特殊應用?
2 B0 @! j+ C- I2 d& w9 }6 |上面的東西可以在上面的人所推薦的書上找到.
/ I- `- m( @8 Q, c) W" ^8 M3 z+ Dbias 電路是廣泛使用的電路. 你想要創造新的架構 ...又有很好的特性...很難
2 F% X1 \' |, K: ?) ~5 e5 U% l一開始採用書上基本的就好  若不符合你的應用.. 再去思考怎麼改善現有的架構

game750219

建議你去看CMOS Circuit Design - Layout and Simulation  R. Baker 這本書的23章

裡面有幾個基本偏壓電路

! i) W/ }6 H, g# n! ^8 e也許對你有幫助