關於ECC-Decoder的效能測試....

rockmen40

想請問板上的高手，要如何利用軟體「有效率地」對ECC-Deocder做效能的Pre-sim呢？

目前我的ECC-Decoder是用Cadence畫出整體電路，由於測試效能必須將「大量的」輸入資料跟解碼結果做比對，因此測試的時間是一個很大的問題。

手邊目前所擁有的資源是：

* @7 r2 b/ L$ C8 S1.使用Cadence畫好電路的ECC-Decoder。
, @6 [% Q) Y) a" ~: h2 b" X0 Z1 E( s2.模擬通道雜訊，並且可以產生好幾筆輸入的C語言程式。
2 \1 h/ p0 `$ @) B5 S3.已知如何使用MATLAB畫出ECC-Decoder效能圖(只要有輸入and輸出資料即可)。

2 K2 l2 ~" o0 q8 P3 Q! u9 x' P1 b1 O希望有請板上的高手為小弟解答，謝謝！

, h- r& M. o2 O3 m" O0 w
, T0 f; b, ~- Y  U# H, T) L2 U/ kP.S.順帶一提，一次測試至少要輸入好幾百萬筆的資料。