|
想請問板上的高手,要如何利用軟體「有效率地」對ECC-Deocder做效能的Pre-sim呢?" p$ C+ l m* E( f7 ]+ c2 Q+ E
?4 I% M/ t+ w: ?5 U2 O
目前我的ECC-Decoder是用Cadence畫出整體電路,由於測試效能必須將「大量的」輸入資料跟解碼結果做比對,因此測試的時間是一個很大的問題。
% {! S8 t) B' c& s+ h3 O6 R7 j5 l/ H; @5 F' v* L' u
手邊目前所擁有的資源是:
, U9 j! N- |3 g
( O! O+ X1 F9 S" l' B1.使用Cadence畫好電路的ECC-Decoder。0 V) W: ~2 ?/ |, d' z9 e
2.模擬通道雜訊,並且可以產生好幾筆輸入的C語言程式。: }* I& r' @7 Y K- F, T
3.已知如何使用MATLAB畫出ECC-Decoder效能圖(只要有輸入and輸出資料即可)。! R8 W* @% W* b
. O# S2 E. E. m希望有請板上的高手為小弟解答,謝謝!0 P/ U, J5 s) S8 M
# A# Y5 Q# Y+ G
' o/ J: s. x6 S6 H) M( PP.S.順帶一提,一次測試至少要輸入好幾百萬筆的資料。 |
|