|
商周出版一本書: π型人:職場必勝成功術,,4 Y( N; F# L" s, A% E1 K; e0 b
裡面提到「「π型人」的方法,讓你在最短時間內,選擇適合自己的第二專長,並與第一專長融合,發揮一加一大於二的威力,帶你安然度過景氣寒冬,成功迎接春天的到來。」9 L) T) r! j3 `& k
' ^& Z9 Z& b, S8 e! t$ T/ a# z1 J
在IC Layout世界裡, 小弟的解釋為: $ Y2 i% d: @2 i) |' a
IC Layout工程師,除了提升本身IC LAYOUT的技能外,(平常多閱讀國外期刊,美國佈局專利或進修等..)0 g- p8 U9 L5 m4 p) D0 Y; z; p
另外再學習和本身工作的前、後,也就是上下游相關的知識., z# D3 H" k) u5 V* j$ b% V0 ?. T, c$ K
例如:IC設計和 晶圓製程或 CP測試
' Y t. }* w" q5 \- k W
2 T/ ]7 { W6 D. Y: v(??? 有人一定會問我,IC LAYOUT 學IC設計和測試做啥?)
# Y8 M8 V! a4 U$ X1 h隨著製程演進, IC Layout在舊製程不存在的問題, 在前瞻製程未必不會碰到,8 k4 ~0 e' D* B$ H+ t( i
1 l- l/ ?& t" Z學習IC設計並不是要超越IC Designer,而是為了能更清楚的溝通電路設計理念,
5 `5 o0 s* E" G1 ^% Z/ I' B; Y: g ]學習晶圓製程或CP(Wafer sort)也不是要成為製程或測試工程師,, N. z# s7 X, l3 ^1 U( e
而是要了解自己的佈局在台積電裡面會怎麼跑, I/O PAD的擺放對CP(Wafer Sort)測試結果有沒有影響,或是可以最佳化
. P4 |& @( X5 C3 s* {( u當然公司或Fab一定會有舊的Rule可以依循, 但是Rule為什麼要這麼定通常了解不深(因為太忙了..沒空想那個)
' Z- U* ^) \2 E& P1 f# q% F$ G+ b5 s! S3 N8 F# g: O
所以試著了解上下游合作的工程師在做什麼,, 辛苦一陣子,,* t- Q. s( n; M& B# R% E
必然可以脫離 「像是在 做工ㄉ感覺得,, 」% B# j6 Q Q9 B J
. J n( w1 y2 r5 @" U
共勉之~ |
|