電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

公      司：A global PC leading enterprise
/ j& \9 `; C- L+ ]7 m7 v; z+ y% C# M2 I工作地点：深圳
1 p9 G! R3 Q6 V
7 y. A5 m& l# w8 `1 L% O6 K2 P- M( a主要职责：   
1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
$ J( T7 [8 ]+ }" `: H/ ]/ u: C2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
7 g3 `$ K2 y  ]& H8 v3.协助电路设计人员调整电路设计   
4.能够独立完成数据库的转换、协助有关部门进行流片

招聘要求：   
1. 硕士以上学历，能够读写英文   
  n" t, {, `" J; E/ K% u2. 8年以上直接的从事集成电路芯片版图设计工作经验   
3. 熟悉模拟电路，对射频电路有一定了解者优先   
4.有良好的团队精神，较强的沟通能力

ranica

Software Engineer-几何图形处理
+ I* o0 a% z( z" D$ ^2 K6 r" |公      司：A famous IC company
工作地点：北京
1 p: }, I* n) F0 l
8 }, L6 }4 {) u2 i) L; VPosition Summary:  
  T; @6 Z/ j0 v8 a1 Z) tSoftware Engineer for post-layout IC-Package-PCB co-analysis
Essential Job Functions/Accountabilities:
Maintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.

' U+ s! K4 m8 h2 b+ qMinimum Requirements/Qualifications:
% H, V3 {2 V5 S% YProficiency in C++/C, OpenGL or Qt graphic programming experience is required
& C) E/ h/ g6 a. ~Strong background of geometry processing and related algorithms
" g# C1 H2 o# O, n6 HExperience in numeric results post-processing such as graph, contour plots
Knowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
# z% w0 u4 ~* x  B  [$ z: [# EExperience in tcl/perl and Linux shell scripting is a plus

ranica

数字版图工程师
公      司：A famous IC company
工作地点：苏州
1 ^3 S( r2 @* q1 r# Q. f
职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
1 a% t. x; n! p( L
! \3 V, w# P4 Q* D% E& N, \) E职位要求:
1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
. F! |  z- z0 l) n+ V  {5. 积极主动,团结合作, 有独立解决问题的能力,
- c# y) A% ?6 Z) r% B+ o6. 学历本科或以上
7. 两年后端工作经验