電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

数字版图工程师
公      司：A famous IC company
1 v1 M; N2 l; h, z8 R) U工作地点：苏州
3 l3 I0 A. B; |* k- E, Y  X
职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.

职位要求:
: d! u# `' A7 ~0 F1 s1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
( {* t% Z; u. @+ a: K2. 有数模混合芯片物理集成经验.
; n, y) i9 ?: M4 A2 B8 A) k0 V3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
3 d  V4 E: \0 b1 W, r- f# o  j$ U4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
1 k" V! L) @2 M9 {5. 积极主动,团结合作, 有独立解决问题的能力,
) Z& N; ?" ?- K4 \- D9 \6. 学历本科或以上
, z, y3 [, A% A+ @  U7. 两年后端工作经验

ranica

Software Engineer-几何图形处理
公      司：A famous IC company
2 p  {7 Y8 h( R* p; P9 }工作地点：北京
/ N& X/ d2 s( A+ `* E0 O" V
Position Summary:  
7 B5 g1 }& c; l7 ~  F4 A  ^Software Engineer for post-layout IC-Package-PCB co-analysis
Essential Job Functions/Accountabilities:
Maintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.
" f3 ~3 V9 z2 n4 `- A
Minimum Requirements/Qualifications:
Proficiency in C++/C, OpenGL or Qt graphic programming experience is required
Strong background of geometry processing and related algorithms
Experience in numeric results post-processing such as graph, contour plots
Knowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
Experience in tcl/perl and Linux shell scripting is a plus

ranica

公      司：A global PC leading enterprise
0 Z' Q* U9 h% H  h  K7 N工作地点：深圳
1 {4 Z2 w  ^2 V
' g" h0 s3 Y$ z' u9 _" ~2 r主要职责：   
1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
4 f* a7 e" W% f; N1 z5 T6 y3.协助电路设计人员调整电路设计   
  p4 h: q# D$ Z  J# }4.能够独立完成数据库的转换、协助有关部门进行流片
+ p5 u9 P# A3 U; S; t
/ s2 N& q' {( x6 b. y# K3 R4 J; D招聘要求：   
1. 硕士以上学历，能够读写英文   
2. 8年以上直接的从事集成电路芯片版图设计工作经验   
3. 熟悉模拟电路，对射频电路有一定了解者优先   
0 b- `7 M6 ~/ Q5 Y, B7 t: M& f4.有良好的团队精神，较强的沟通能力