layout N-well 超過解決方法?

davidwww123

請問各位大大有什麼方法解決這問題嗎?
或者有什麼建議~謝謝^^
9 V+ J# T# l3 l* q
加了N-Well就出現以下的錯....
& C! P8 L9 G# j# z感覺是畫太大...
不知是否有別的方法解決??  除了重畫....
- ?- P1 N! I" M' {: M感恩~

DRC錯誤:
/ H; J% w) C8 cLATI.3A {@ N-well PICK-UP to PMOS max space < 20um
  PASD NOT NPKUP}

m851055

哪些是NMOS哪些是PMOS請說明.............

davidwww123

全部都是PMOS
! }0 ~' {0 y7 R* c, u( f全部都是PMOS
全部都是PMOS

m851055

改用較上層的metal做跳線try it.................

motofatfat

這個問題是 body 離太遠  不是 NWELL 畫太大
: l) E' [7 g1 H  X( d( O# o- Y應該是中間的MOS 離邊上的 BODY 超過 20 UM
% l/ F% l9 u7 r$ |看能不能在中間 跑線的下方加 N+ OD 當BODY
7 R+ C6 U% ~& `) C7 {4 c由兩旁加 CONT 和 M1 中間沒有 也 還好
8 g: \. {, V9 N1 F試試看ㄅ

小包

hi~他的意思是說你的pmos沒有達到latch up的rule，上面有說明你的pmos到bulk GR要小於20um，所以你每40um就要一個n+GR。

clarkhuang

原帖由 小包 於 2009-10-19 12:50 PM 發表
8 Z; f3 [! p4 v1 U6 Y; u, Lhi~他的意思是說你的pmos沒有達到latch up的rule，上面有說明你的pmos到bulk GR要小於20um，所以你每40um就要一個n+GR。

同意上面大大 說的喔
2 l8 ~2 x7 C$ o5 }, u* f
她的意思就是這樣  不過好像應該是每20um就要加一個  是40um嗎??   感謝

小包

因為他在report上寫pmos到nw pick up要20um，而不是pick up到pick up，所以以mos來說左右20um或是上下20um（其實只要一邊<20um就ok了，譬如說左邊19um就碰到GR），所以相加一共是40um，也就是說n+GR的OD到OD最大只能是40um，這樣包在裡面的mos到pick up的spacing一定會小於20um。就是一般所說的latch up rule。design rule上通常都會定義哦~
3 Q& u2 q" U! U5 i8 G
[ 本帖最後由 小包 於 2009-10-19 11:27 PM 編輯 ]

davidwww123

原帖由 motofatfat 於 2009-10-19 10:01 AM 發表
% v; _+ E  X  F% [$ ?這個問題是 body 離太遠  不是 NWELL 畫太大
6 C% o& N* G, }; ?0 v應該是中間的MOS 離邊上的 BODY 超過 20 UM
看能不能在中間 跑線的下方加 N+ OD 當BODY
  M7 ]+ s# }: u0 W5 Q7 s: x由兩旁加 CONT 和 M1 中間沒有 也 還好
試試看ㄅ

7 m: H6 i. s8 I7 C' ?
感謝~motofatfat前輩的方法!!
讓我解決問題了! 謝謝

YuanII

感謝大大的告解!!
5 F. F1 O* V0 a1 J: c6 S問題已解決~感恩