layout N-well 超過解決方法?

davidwww123

請問各位大大有什麼方法解決這問題嗎?
或者有什麼建議~謝謝^^
5 A" c; y( m+ j& w
加了N-Well就出現以下的錯....
感覺是畫太大...
不知是否有別的方法解決??  除了重畫....
- B) Q+ X0 L; w  O5 _$ X5 e, o感恩~
7 E) `: [+ T+ t7 I3 p& P3 i
9 `, `9 a0 u/ @' uDRC錯誤:
$ b+ ~9 J% G( N) u+ qLATI.3A {@ N-well PICK-UP to PMOS max space < 20um
6 ?# G/ J2 @& c! ?  PASD NOT NPKUP}

m851055

哪些是NMOS哪些是PMOS請說明.............

davidwww123

全部都是PMOS
全部都是PMOS
2 v$ S- \- r6 J9 U3 ?全部都是PMOS

m851055

改用較上層的metal做跳線try it.................

motofatfat

這個問題是 body 離太遠  不是 NWELL 畫太大
2 W, _5 |0 P! W; B應該是中間的MOS 離邊上的 BODY 超過 20 UM
看能不能在中間 跑線的下方加 N+ OD 當BODY
由兩旁加 CONT 和 M1 中間沒有 也 還好
( A" v$ q! F" X2 x9 N1 Z; C) A4 Y試試看ㄅ

小包

hi~他的意思是說你的pmos沒有達到latch up的rule，上面有說明你的pmos到bulk GR要小於20um，所以你每40um就要一個n+GR。

clarkhuang

原帖由 小包 於 2009-10-19 12:50 PM 發表
$ i; c2 q% n, @0 phi~他的意思是說你的pmos沒有達到latch up的rule，上面有說明你的pmos到bulk GR要小於20um，所以你每40um就要一個n+GR。

9 F) g, T# ]/ f, I3 M9 B( E# U

5 K9 v; N# S% _# ^同意上面大大 說的喔
8 S* ^% i# {$ c. M* y1 w" g
6 R0 p# [; j9 [' S% h, o: U  n她的意思就是這樣  不過好像應該是每20um就要加一個  是40um嗎??   感謝

小包

因為他在report上寫pmos到nw pick up要20um，而不是pick up到pick up，所以以mos來說左右20um或是上下20um（其實只要一邊<20um就ok了，譬如說左邊19um就碰到GR），所以相加一共是40um，也就是說n+GR的OD到OD最大只能是40um，這樣包在裡面的mos到pick up的spacing一定會小於20um。就是一般所說的latch up rule。design rule上通常都會定義哦~

[ 本帖最後由 小包 於 2009-10-19 11:27 PM 編輯 ]

davidwww123

原帖由 motofatfat 於 2009-10-19 10:01 AM 發表
這個問題是 body 離太遠  不是 NWELL 畫太大
2 a7 m$ H0 Q5 B! W& k% k/ w' J應該是中間的MOS 離邊上的 BODY 超過 20 UM
看能不能在中間 跑線的下方加 N+ OD 當BODY
由兩旁加 CONT 和 M1 中間沒有 也 還好
試試看ㄅ

3 O$ t" l7 A$ k/ R. O
感謝~motofatfat前輩的方法!!
6 D  A/ ?9 W4 k. z8 D$ c" w讓我解決問題了! 謝謝

YuanII

感謝大大的告解!!
問題已解決~感恩