Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4160|回復: 9
打印 上一主題 下一主題

[問題求助] PLL的CP問題

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-10-6 20:09:15 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
想請教一下 關於charge pump的size設計
, s" X6 T+ ]- d: `6 r4 o/ y9 W. d- Y: \( ~0 c
此圖由台大的paper看到
4 Q/ ^0 A4 g& @  H/ k" m3 ]2 l% J9 P7 \# h' Y9 m# v
問題1
. j( f2 v0 V4 M% N用pmos和 nmos來做up和dn的電晶體 / `% B& m$ o( O$ C+ t% K
以及在靠近輸出點多加的電晶體 為使輸出阻抗較高所以才加的 然後提高輸出阻抗嗎 ?+ r8 ]6 P. ?+ }0 Q" z" p0 n

  e2 E& N; o- a, i問題2 0 H1 c5 T" g* W) C5 U4 [
Mfbp下面的電晶體 以及Mfbn上面那顆的size 根據某些論文指出 ratio相差有4倍之多7 w0 r& M( G# _0 @! s6 J9 q
Mfbp下面那顆ratio是3.1左右 Mfbn上面那顆ratio是0.9, 這樣的設計不知原因為何@@$ P( C6 Y% m$ ^1 _
而且以電流鏡架構來說 Mfbp的電流 應是下面那顆的一半 ?? 看到這樣的size 讓我好奇起來$ ]# k+ R* L+ b& U- b/ R- P3 X, X

% H$ R: W# f  {1 Q3 M& Y麻煩大家幫忙了, 感激不盡~! u1 T+ z% h. f

# j* _. T, o2 _% ?5 ?, V[ 本帖最後由 faith2001 於 2009-10-6 08:12 PM 編輯 ]
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2009-10-7 12:42:58 | 只看該作者
第一個問題,在輸出端的串聯電晶體,是可以增加輸出阻抗
4 U: U& T% o! I/ Z  N而我覺得更重要的應該是可以使up down的switch不直接9 T, ]1 a5 }4 {8 m
與輸出端相接,可避免switch的一些切換時的side effect! {# ]) s) e# w: N) b# a* B! O
比方說clock feedthrough,charge injection對輸出端# }; `/ `, F3 h, h7 {8 I+ Y
造成的影響,而產生jitter  L" T1 p$ h; K
2 ?1 E. r/ k1 \5 U2 D$ y
第二個問題,我覺得這應跟N P MOS的mobility有關,為使up
% w( b9 K3 e- K$ V和down的電流match所以要有這種ratio比兩倍應是一般的條件
. x" t# E* w5 ?" P! W2 n但真正的比例應依照使用製程的兩種元件的mobility來設定
5 @& U; T/ B  U1 Z& t7 y5 `, w4 H2 w5 T: o. f5 k
以上是小弟的看法,如有不足或錯的地方,希望高手能給予補充
3#
發表於 2009-10-10 10:01:52 | 只看該作者
第一个问题,还有一个作用是电流镜更匹配!
4#
發表於 2009-10-10 10:15:29 | 只看該作者
第一個問題是因為current mirro所以必須用這兩顆mos
+ O& V+ m2 k3 O4 m- _; Y$ l7 d不過你說的也不是完全不正確
& T  z& ^* D* R: h. O/ P0 B因為sat區域的ro比較大 呈現出來的特性的確較抗noise
/ c* z1 I# M9 O! Hswitch放在current mirro上下方為了為抗switching時所產生noise
7 ^- p9 l% N9 R5 l為了對稱隔壁那條也擺了switch1 M! @6 e" p5 _. y# [
7 q+ h4 a1 ?, R4 m# f7 a  P
第二個問題必須要看前面current mirro流出來的電流
8 i: ?) R0 n' C9 u0 R5 Q因為電流並不是由這兩顆mos所決定, t0 g+ c8 W* d. t0 t
size比例不相同很可能的原因是為了ro的匹配
' ^. u" E) ~! y5 `讓vo輸出端最後往上看的ro跟往下看的ro相同
5#
 樓主| 發表於 2009-11-10 19:01:29 | 只看該作者
回復 4# rice019
6#
 樓主| 發表於 2009-11-10 19:03:54 | 只看該作者
非常感謝各位的回答
) R5 \- A) Z( d9 o  t( n那我大概懂了 ^^
7 L' v: r9 w+ j6 K9 j- p2 J0 z8 u難怪我看一些電路 大多都會那樣做
7#
 樓主| 發表於 2009-11-10 19:16:07 | 只看該作者
看過一些charge pump的電路之後) ^. S/ r$ s' f/ E9 W0 C
發現現在大多的作法就是使用電流鏡的架構
. N) W$ C; V4 F或者是使用電壓透過通道調變去控制電流大小3 ?( Z" n5 G- q% d
又或者是拉回授去控制通道 使上下電流更加匹配
8 E6 l  @0 `) ?9 @感覺已經做到一種極限啦? 作法都脫離不了這幾樣
& i- X: s1 _2 W0 g  R4 x再更多看到的 頂多是加顆單增益OPA ; l6 a7 _6 T( U2 z9 c8 k
又或者是boots的作法去改善電流匹配問題
8 \' j) }4 x) _; W是不是沒有什麼在做下去的空間呢???
& U, v  |9 E6 i3 b+ x# Z% H& o3 b, {
不知道是不是我看的東西還不夠多
$ T/ y. r3 K4 G1 h& B總覺得關於這塊 大家都在做改善電流匹配問題
' o0 T- l5 \8 L) G& f, @6 `+ X6 d或者是像劉深淵教授的方式 : s/ J" p4 A6 U, w; G
利用數位校驗方式去更精準控制電流 使其匹配程度更高3 ?$ C) m  T: k; q' t
大概是我越看越迷惑了...
4 Y" a6 Z' P0 S6 r0 @% Y希望對這塊有點興趣的人 我們可以來討論看看 : ) 謝謝。
8#
發表於 2009-11-14 20:40:31 | 只看該作者
感覺還是很難有點不懂
* d" ?' Y% b# n' b" F看來還要多看看點書
+ A  C8 T. M+ k  ?7 _不過也學到了一些東西
9#
發表於 2009-11-17 11:18:05 | 只看該作者
采用运放去钳制两者匹配会更好一些
10#
發表於 2009-11-24 14:57:45 | 只看該作者
有關PLL電路還在學習當中,多看看一些大家的想法~~~~謝謝大大分享~~~~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-2 06:00 PM , Processed in 0.124516 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表