|
第一個問題,在輸出端的串聯電晶體,是可以增加輸出阻抗
4 U: U& T% o! I/ Z N而我覺得更重要的應該是可以使up down的switch不直接9 T, ]1 a5 }4 {8 m
與輸出端相接,可避免switch的一些切換時的side effect! {# ]) s) e# w: N) b# a* B! O
比方說clock feedthrough,charge injection對輸出端# }; `/ `, F3 h, h7 {8 I+ Y
造成的影響,而產生jitter L" T1 p$ h; K
2 ?1 E. r/ k1 \5 U2 D$ y
第二個問題,我覺得這應跟N P MOS的mobility有關,為使up
% w( b9 K3 e- K$ V和down的電流match所以要有這種ratio比兩倍應是一般的條件
. x" t# E* w5 ?" P! W2 n但真正的比例應依照使用製程的兩種元件的mobility來設定
5 @& U; T/ B U1 Z& t7 y5 `, w4 H2 w5 T: o. f5 k
以上是小弟的看法,如有不足或錯的地方,希望高手能給予補充 |
|