設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › PLL的CP問題
返回列表 發新帖
查看: 4145|回復: 9
打印 上一主題 下一主題

[問題求助] PLL的CP問題

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-10-6 20:09:15 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
想請教一下 關於charge pump的size設計
; Q6 K1 a  r8 Q& j& ~( }8 N" A! r% t* ?% p# ?0 C; {; p6 I% D/ Y% r( X
此圖由台大的paper看到
2 f  {" c) }" d" v6 \% V/ u
1 M$ Y5 w2 K6 k問題1
3 j- B' y# [  G+ _% Z' \/ D2 j1 b用pmos和 nmos來做up和dn的電晶體
/ ~7 V% u: P0 M) N' d; O以及在靠近輸出點多加的電晶體 為使輸出阻抗較高所以才加的 然後提高輸出阻抗嗎 ?
& a* W" Z9 k4 a2 b9 Q0 U
5 Y7 a" n# o. w9 g3 q; b6 X問題2
# ]: Q7 Z, m$ i  r# k4 [* Q7 Q# a  BMfbp下面的電晶體 以及Mfbn上面那顆的size 根據某些論文指出 ratio相差有4倍之多
" o' y1 X, F6 `4 i1 PMfbp下面那顆ratio是3.1左右 Mfbn上面那顆ratio是0.9, 這樣的設計不知原因為何@@
! {5 E- |! m" ^9 S' B而且以電流鏡架構來說 Mfbp的電流 應是下面那顆的一半 ?? 看到這樣的size 讓我好奇起來
" n3 `% \5 m9 Y! E
. i( X, o- Z& E; a4 L麻煩大家幫忙了, 感激不盡~" u! v# ~( v& a0 w' u, \

7 N/ }, {  X9 g8 O; c1 x5 S1 G! F, t[ 本帖最後由 faith2001 於 2009-10-6 08:12 PM 編輯 ]
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

hoodlum
2#
發表於 2009-10-7 12:42:58 | 只看該作者
第一個問題,在輸出端的串聯電晶體,是可以增加輸出阻抗
$ d/ A( P1 B1 C! V而我覺得更重要的應該是可以使up down的switch不直接" [8 w9 D+ q5 S( ?3 i
與輸出端相接,可避免switch的一些切換時的side effect
1 v8 ^& z) x6 o6 R比方說clock feedthrough,charge injection對輸出端/ Z3 `* z9 K5 x1 C2 |, ~7 _
造成的影響,而產生jitter5 w1 P3 a! f5 b0 l1 G3 w- R7 x

6 e' C* D% O" `( P4 i第二個問題,我覺得這應跟N P MOS的mobility有關,為使up
+ N- |0 B/ L( w和down的電流match所以要有這種ratio比兩倍應是一般的條件
, w7 S" N# ?" ?3 y但真正的比例應依照使用製程的兩種元件的mobility來設定
% R9 |8 K% t, k* t( m. E& k: J* g! L! V% H; X
以上是小弟的看法,如有不足或錯的地方,希望高手能給予補充
回復 支持 反對

使用道具 舉報

3#
發表於 2009-10-10 10:01:52 | 只看該作者
第一个问题，还有一个作用是电流镜更匹配！
回復 支持 反對

使用道具 舉報

rice019
4#
發表於 2009-10-10 10:15:29 | 只看該作者
第一個問題是因為current mirro所以必須用這兩顆mos5 s5 K+ S1 }1 g' ^- ?, N; X
不過你說的也不是完全不正確* }) j6 S- x/ o8 G
因為sat區域的ro比較大 呈現出來的特性的確較抗noise" D6 z# V8 Z' @! d0 U: y+ p
switch放在current mirro上下方為了為抗switching時所產生noise
! }$ _! M* K- g; l* M為了對稱隔壁那條也擺了switch
+ E& n' a1 A$ s- y" O, ]; P! y# h7 h3 A' O. T. ~7 g
第二個問題必須要看前面current mirro流出來的電流
# ]! C; X, \* C! J( W7 k/ G: ]7 T因為電流並不是由這兩顆mos所決定9 c0 D3 V; p- A6 W% B4 z
size比例不相同很可能的原因是為了ro的匹配0 ^6 Z# ~( O& J: Z
讓vo輸出端最後往上看的ro跟往下看的ro相同
回復 支持 反對

使用道具 舉報

5#
 樓主| 發表於 2009-11-10 19:01:29 | 只看該作者
回復 4# rice019
回復 支持 反對

使用道具 舉報

6#
 樓主| 發表於 2009-11-10 19:03:54 | 只看該作者
非常感謝各位的回答
$ {$ k4 ?- Y( D4 d4 l那我大概懂了 ^^
/ Q+ ?7 `+ H' P難怪我看一些電路 大多都會那樣做
回復 支持 反對

使用道具 舉報

7#
 樓主| 發表於 2009-11-10 19:16:07 | 只看該作者
看過一些charge pump的電路之後
1 A# v. @0 d8 M) [發現現在大多的作法就是使用電流鏡的架構1 ?& h: J- G" e( E2 j
或者是使用電壓透過通道調變去控制電流大小. p2 i. }- u! T9 M4 f$ f$ ~0 L
又或者是拉回授去控制通道 使上下電流更加匹配3 R& t. F$ i2 R; K- x
感覺已經做到一種極限啦? 作法都脫離不了這幾樣2 ^- {% g/ b) M3 I9 A/ h7 m
再更多看到的 頂多是加顆單增益OPA # m$ t: F7 T+ ^9 v) Z5 V& q: _
又或者是boots的作法去改善電流匹配問題
) P" e: o' V" Q4 e是不是沒有什麼在做下去的空間呢???0 ~- K6 X5 u& e

; s2 q. {! m0 e- e6 n. s: i不知道是不是我看的東西還不夠多  J9 C2 s; s/ S; \. L: k% G
總覺得關於這塊 大家都在做改善電流匹配問題& M# r2 S1 ?0 Z. H
或者是像劉深淵教授的方式 5 r3 V) I2 C( ?/ Y, g2 E; |
利用數位校驗方式去更精準控制電流 使其匹配程度更高& k- W* Z1 D( q4 e
大概是我越看越迷惑了...
! a4 V. @$ [3 ?, G/ k希望對這塊有點興趣的人 我們可以來討論看看 : ) 謝謝。
回復 支持 反對

使用道具 舉報

8#
發表於 2009-11-14 20:40:31 | 只看該作者
感覺還是很難有點不懂# O2 l1 p* C# [2 G3 v
看來還要多看看點書- D" X1 t8 G4 [; h+ H9 [
不過也學到了一些東西
回復 支持 反對

使用道具 舉報

9#
發表於 2009-11-17 11:18:05 | 只看該作者
采用运放去钳制两者匹配会更好一些
回復 支持 反對

使用道具 舉報

10#
發表於 2009-11-24 14:57:45 | 只看該作者
有關PLL電路還在學習當中，多看看一些大家的想法~~~~謝謝大大分享~~~~
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-19 08:17 PM , Processed in 0.125516 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表