PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
; f/ L' `9 e5 A. T9 m8 G對於TX端有任何的影響嗎？
, n; T+ {4 ~2 @
- x2 w  D: _6 m因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer
0 r8 `3 ~# Y1 }3 t3 r
混波之後，由於干擾信號太強而pll的phase noise又太差以致
1 k# e4 J' X3 I7 R; s+ f
; F5 J6 Z: X+ a5 }$ J9 v' Msnr不足。
0 h8 q( d7 C0 [5 l
所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
! P. A# s  J/ V$ y6 N. {+ {其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的eye diagram要在多少之內
* h  |* L" P- Q而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
% o" H! y2 R* Q8 A# X9 A其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的 ...
finster 發表於 2009-11-26 09:26 PM

3 F0 k& `. A; x' q' m
- T# z& S$ V$ ]- ~4 `聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
因為規格上沒有定義關於jitter方面的限制。
以下是對方rx的定義
2 O8 d) q/ w2 e5 @總頻寬3MHz，子頻寬300kHz
5 V* z; k! E! [" ^2 b1 RProgrammer / Controller Unit
- [; t" {  M  K' f* @Receiver noise bandwidth 200 kHz
Antenna Gain Tx/Rx 　　　 2 dBi
" n; l9 B3 C+ a& x" j# HPower Into Antenna 　　　-22 dBm
Tx Power 　　　　　　　　  -20 dBm EIRP
Required SNR 　　　　　　 14 dB
Noise Floor 　　　　　　　  -101 dBm
Ambient noise at receiver input  20 dB above kTB
Receiver noise figure         4 dB
跟傳輸上的耗損
Transmission Losses
Free space loss at 2 meters 30.5 dB
; l" s. Y" U- X+ D0 Y/ tFade margin (with diversity) 10 dB
Excess loss (polarisation, etc.) 15 dB
8 ]1 N% _: w7 Y, p0 v5 fBuilding penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
% s  h+ ^- j3 C$ MTX的部份確實比較care eye-diagram的好壞
: {0 L( D! ?/ o5 B" |ex: rise/fall time, jitter
知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。