PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
/ b3 A4 s6 ?# L! O5 _4 ]對於TX端有任何的影響嗎？

' B0 O* ?0 b! v8 O因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer

混波之後，由於干擾信號太強而pll的phase noise又太差以致
' V+ C/ q3 G$ c: r% H" Q
snr不足。
; ]; j- x. Z! V% z7 d, t
% n2 p. y1 b1 k+ q/ o" A所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的eye diagram要在多少之內
而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
5 `& c2 l7 s1 \% t; U因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
+ H, l7 l4 i% f' O5 i其中,最主要的乃是eye diagram的定義
' u& C0 M8 Z$ {& E- h像SATA, or USB就有明確定義TX的 ...
finster 發表於 2009-11-26 09:26 PM

聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
因為規格上沒有定義關於jitter方面的限制。
以下是對方rx的定義
- m# b% z4 z+ V5 c: [; d; H/ ~. d$ Q, k總頻寬3MHz，子頻寬300kHz
Programmer / Controller Unit
9 k. l9 \. E, ]Receiver noise bandwidth 200 kHz
0 r& C; v/ \4 ^' I8 dAntenna Gain Tx/Rx 　　　 2 dBi
; D+ Z9 b" n& XPower Into Antenna 　　　-22 dBm
5 ]; Q" s) A1 f/ u) L: R! }9 M4 _Tx Power 　　　　　　　　  -20 dBm EIRP
Required SNR 　　　　　　 14 dB
Noise Floor 　　　　　　　  -101 dBm
Ambient noise at receiver input  20 dB above kTB
Receiver noise figure         4 dB
跟傳輸上的耗損
5 B: u& P/ N! ~0 ~! h9 s# _Transmission Losses
Free space loss at 2 meters 30.5 dB
/ r+ L) M# N/ Q! q0 ]) Z$ h" [Fade margin (with diversity) 10 dB
: M% X7 i6 S; j8 _3 X/ c" [, e2 E0 pExcess loss (polarisation, etc.) 15 dB
Building penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
TX的部份確實比較care eye-diagram的好壞
ex: rise/fall time, jitter
知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。