Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
9 H  l' p( {( v2 ~9 ?' S  u現在跑fully differential感覺問題非常多 @@

" }3 B+ J! ]# d我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
5 c$ v9 O; ?* o
1.
首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號

*輸入端的描述
4 k8 Y. o  f1 X2 j0 G; ~1 svd 9 0 dc 0 ac 1
2 ^1 T. R, u, f1 C  g- @/ `evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
& l% {& y7 w7 B* s7 m

這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？
$ z" J3 ]' P# ]) m+ y7 |2 K3 F7 K
6 v5 j) r1 q# D

$ H$ Y0 P7 ?* X' Y; t* E5 q
2.求雙端輸出的gain
$ r. r0 w! `  k3 {
' ^- O! j2 R' ~. q*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
7 c, N$ Y# c& c' ^# A.print ac vdb(out1) vdb(out2) vdb(out1,out2)
5 k  H$ \# Y4 G: ].probe ac vdb(out1) vdb(out2) vdb(out1,out2)
+ M( Z! s: |- _, K1 G2 d+ `
我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
7 C, l* w! b$ m0 A. a% o  X真是非常困惑
+ X: k% g; U# v9 I9 q6 y
7 }2 d0 X/ q4 ]還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
- Y$ H. @& L; \0 B9 X( @$ B& H這到底是為什麼阿？
) b% X7 d5 z& E4 A& u, j(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)
) n7 X  D4 h( r* {5 b* E4 j
/ h% B  ^+ j' l
; }* @% H; O* m( q7 J3 V再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
  L" V( r: @1 `# J, L4 S! D0 t+ w這要怎麼求呢？
# o4 ?3 v. c9 p) p# y) k" ]


$ P: ~( ?2 s# @/ ]  q4 x3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
' `, w5 h3 f8 |) p. T單端的時候直接下 .tf v(out) vin
1 _& m8 k) a" I: u但是雙端該怎麼寫？
另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？
/ ^6 x7 W) S0 r# \' @0 \; s( F
還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
+ I% E/ Q4 R8 Z6 a+ L& l因為我設計的是sensor readout電路
為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
/ _5 `0 L! ~+ B: P' c4 N$ i
. \% o$ {1 e4 V: T9 @% x

. A! J0 I/ L5 {
4.輸入共模範圍 與 輸出擺幅

7 D/ O) ]' M; q# n這個問題在書上找不到
3 z( T# W! j; g6 h7 y是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
hspice有比較快的方法可以獲得這些資訊嗎？



$ ~+ D, B" N- v/ u4 L& F$ n
以上問題
請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
/ p# B" D" c4 ^& v  u5 Q5 Y  Z2 f( {( [最後想請問一個寫netlist的小問題
7 b& F1 w3 z7 z  S在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
; l5 T! t9 o# K1 F/ A/ S如果不用下面的寫法會有什麼缺點？

6 x  w" N+ v7 G; K. Q6 _3 v
" C1 J- L, K0 L4 c+ _3 u0 v

附上小弟寫的folded cascode(輸入為PMOS) netlist:

folded
2 f0 F6 ?* u. p; h' M; ?.global vdd vss

.option acout=0

.option post=2
.option probe
- H. Z- |6 F3 S! u
.protect
.lib ./rf018.l tt
.unprotect
% S' a0 L1 U, g0 j3 ?
- W; g3 c) j1 H8 B, K5 p$ c$ J4 x' }mp1 1 in1   7 vdd pch l=0.35u w=30u
, O+ K# M! s2 Kmp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
- {5 l& R! u6 f6 }mp6 out1  out2  6 vdd pch l=0.35u w=20u
; f8 A$ c0 Q/ \; v: j/ a0 Mmp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
mn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
: a' x! |6 W1 T$ i6 Dmn4 2 b3 vss vss nch l=0.35u w=25u
! E5 \$ ~- J% x, d1 F' \& V' O4 U* n
, C- F" _, z: W. Y7 N& _*輸入端的描述
6 X3 U2 ^" t9 G- nvd 9 0 dc 0 ac 1
" G" d; E% M: o6 G# E2 ievd1 in1 8 9 0 0.5
6 Q  M3 y7 @- t. s5 Qevd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
2 B8 Z5 S, Y2 M8 L5 Yvdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v
& d- J4 {* M. a2 d% d; `- @& h
8 X' _0 m7 G" uvb1 b1 0 2.4
/ o+ y& Z1 y) A/ S6 {% j6 e; Evb2 b2 0 -1.2
vb3 b3 0 -2.4
3 c* Z. o/ ?! ^8 @' o! e+ D$ T  X( r9 z
$ D6 I$ v4 t  E5 E: E5 y3 p% Z.op
8 c9 I9 O9 m9 O" x3 P5 p* r.ac dec 10 100 100g
; W8 U* C5 w9 }2 ^
*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
1 j8 C( r1 D* P" Q$ X7 b2 j; @.probe ac v(out1) v(out2) v(out1,out2)
: t, c0 }0 j$ q' }. n) \! J) h' b, o.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
& @! s$ P3 F, c1 g$ a
.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
( U% w# ^* {* r可否請問一下這是什麼意思阿

rice019

Gain差兩倍
. Q/ ~( d4 \& y( F3 Z% n( L4 M, y因為是你實際上Gain是看VOP-VON
5 ?( l- E) ~0 t$ y差兩倍gain實際上也才差6dB左右
* W- y& t4 X) k# p) \# w% k2 m# o所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
最後想請問一個寫netlist的小問題
: D1 I( B% V9 c7 K6 F5 L/ q在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
& n& b( ~& {8 @% omp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
' R6 {$ k% r) K( B" l======================================
我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小

" e/ r. n% t2 {/ |# |以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
3 x& \; O. @0 M% a上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
# b( V* }2 Q7 H+ B1 V  F" P! v可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
) R! L7 S4 c7 m) h+ }2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
2 z* W3 ?) n5 D# r" K, X謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~