請問 metal scheme 的意思 (ex: 5x2y2z??)

vincent_p0593

請教 foundry fab 所謂 metal scheme x/y/z 意指??
# l! C9 b9 Y' S) \一般所謂 1P5M 即一層poly (transistor gate, maybe WSix or salicide, maybe single poly or dual poly), 五層金屬層(M1~M5, M5 thick)
X/Y/Z??

yytseng

回復 2# vincent_p0593
6 A% w. D. X$ r
5x2y2z = 1p10M
6 i8 L1 j& f4 a2 B
9 K1 E1 K# Y1 z8 J7 I台積的metal定義中
! w- R0 r9 R9 R8 r% _M1 為預設 寬度厚度不得更改 其他客戶可根據自己需要選擇要出幾層metal 光罩..但是最上層必須要厚的....
. X( g! N3 \0 B# _6 S4 LM2以上為 X 代表一倍厚度
M5 以上可用 Y (兩倍厚度) 或是 YZ ,或是 Z(四倍厚度)
* G6 O+ s: @2 f; V
5 N4 I# S; `4 f. x9 i% p不同的 metal 組合,有不同的 min pitch 以及對應的 RC 當然 DRC rule 也不同
3 g( d- H% k& F
1p10m5x2y2z 代表 m2~m6為 X, m7,m8 為Y ; m9,m10為Z 如果有RDL (flip chip package bump route) 則還多一層 AP (鋁)
詳細的說明拿到台積的kits都有,客戶必須要透過正式管道才能拿到

vincent_p0593

自解 : 昨天 t 朋友打電話來順便求解
+ q! f) }$ F5 P* \5x2y2z 表示九層metal, M1~M5 用厚度1(薄), M6~M7用厚度2, M8~M9用厚度3(厚)
* G- m. e+ x. ^# T每個process node各有其定義的厚度給x,y,z
9 J# B* D" i" S) B" p+ I
$ X2 P" K1 y) H目前的了解,...歡迎補充.

vincent_p0593

了解所述, 感謝!
5 c- Q5 o: p1 V) w7 |如果metal只有4層 這樣是否合規定 : 1p4m2x1y?
YZ 代表三倍厚度? or customize 2~4倍
Y, YZ, Z都可當top metal?
4 J* \- \. u. H
7 o# z% z* ]( xThanks in advance.

cmyangf

要看哪一個process ~~ 有些有提供Ｙ當top metal 的. 要把design rule翻出來看.

AnnLin

原來如此, 長知識了! 感謝!

lowstar

Wow
I think this is an important item for engineers work in foundry and IC Design house.
: T: u1 ?! c: v, o0 N

charlie0050

解了我心中的疑惑 謝謝大大