PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
6 T, V8 |! T5 |& i' Q# T5 _對於TX端有任何的影響嗎？
5 }' X2 z+ P" f" K7 L
因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer

- S  Z6 @) `9 m混波之後，由於干擾信號太強而pll的phase noise又太差以致
5 N# s# K; d/ r" G5 l5 k1 Z
snr不足。

, \! R  H! @1 V( ]6 p3 N所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
; o: n* A( e; c4 p) e: t- `3 }$ b像SATA, or USB就有明確定義TX的eye diagram要在多少之內
/ v' j* l, \/ j2 t+ I+ M% D而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
& x. f% Q/ U; S" E# W5 m9 F因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的 ...
finster 發表於 2009-11-26 09:26 PM

# ]; u% Z8 }  L' |
+ M, F3 k" h: }* K; w聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
因為規格上沒有定義關於jitter方面的限制。
以下是對方rx的定義
; n0 b" C4 J& ~  R/ f% i! q6 a總頻寬3MHz，子頻寬300kHz
* r: u3 `' ?% I( G; C0 M0 B5 aProgrammer / Controller Unit
% ?1 w- d# g$ x+ b1 C3 CReceiver noise bandwidth 200 kHz
6 ?: Z2 U8 z' C0 R! p! x$ E" g* pAntenna Gain Tx/Rx 　　　 2 dBi
Power Into Antenna 　　　-22 dBm
Tx Power 　　　　　　　　  -20 dBm EIRP
Required SNR 　　　　　　 14 dB
1 M, \2 a( {0 o) f, L  TNoise Floor 　　　　　　　  -101 dBm
Ambient noise at receiver input  20 dB above kTB
4 q; y# O& P+ x, ]Receiver noise figure         4 dB
跟傳輸上的耗損
' |% {& d3 x: V7 zTransmission Losses
! Z! ]& H2 Q  b1 F7 \) g0 E5 A/ yFree space loss at 2 meters 30.5 dB
Fade margin (with diversity) 10 dB
+ y" S6 |5 J2 v% PExcess loss (polarisation, etc.) 15 dB
; m5 F6 m" x4 i% c9 N3 bBuilding penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
+ k! N( d8 K' z( M5 S9 ZTX的部份確實比較care eye-diagram的好壞
ex: rise/fall time, jitter
4 M1 k3 ]" i8 H& r" [0 e. ]知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。