Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 18583|回復: 25
打印 上一主題 下一主題

[問題求助] 有PLL用SIMULINK相關資料嘛

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-29 22:26:59 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
有PLL用SIMULINK相關資料嘛有PLL用SIMULINK相關資料嘛
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享分享 頂12 踩 分享分享
2#
發表於 2009-4-30 13:12:03 | 只看該作者
不知道這有用嗎?您試試看有沒有用,我也是在這論壇抓的
3#
發表於 2009-4-30 15:48:35 | 只看該作者
[local]1[/local], ?8 e7 a9 [8 X1 k) O" M
看一下有沒有用^^ " H1 F. n9 Q& |9 d' B1 Y* w
我也是論壇抓的
4#
發表於 2009-6-12 08:23:13 | 只看該作者

Reference Data

Hi, 因小弟對於PLL有小小的研究..1 M7 T+ ~7 h% N' P

  E- w4 S/ i- s1 f3 S所以建立過behavior model
5 m0 G* B7 X8 m/ Z9 u2 n5 y3 \: I- l+ a& T# W
希望對你有幫助....
" f2 A9 G8 E% y! L( H: s, H  {
若還有任何問題可以再一起討論囉!! Good Luck  

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x

評分

參與人數 1Chipcoin +3 收起 理由
frank822 + 3 thanks for sharing this data

查看全部評分

5#
發表於 2009-6-12 23:38:33 | 只看該作者
請用
( z& R$ E1 S1 Ihttp://www.mathworks.com/matlabcentral/fileexchange/  J  _3 t9 ?% a. g! t7 {; p
搜尋關鍵字PLL or phase lock loop
6#
發表於 2009-10-15 15:13:58 | 只看該作者
不知道是不是我要的阿!
1 `7 O2 N1 D* j. F' L2 N% n& N# o& W, ]3 @9 m
先抓來看看喔~2 D4 c$ ]4 E, G" Z/ j

# [( o! N; ], L2 a# W感謝您的分享阿!
7#
發表於 2009-10-21 11:16:18 | 只看該作者
你也可以參考台大劉深淵老師的「鎖相迴路」一書 或 交大高曜煌老師的「射頻鎖相迴路ic設計」
( m" Y9 b  A& ]. U  g: Z3 G裡面都有對simulink model 有所著墨。' n. C. [& U( u
另外,我發現不只有simulink可以做behavior的模擬
; `; d, y, g; u5 |5 T0 q( n在「CMOS RFIC Design Principles」Robert Caverly, Artech House 書中也有討論用相依電源做成的( L# H0 |4 T) e. y! |$ o2 p
behavior model喔!
1 M4 Q% s: F  V8 i4 h2 E4 D/ ~$ B  a; |4 ^& l' V2 F, ~
你可以自己找書來研究怎麼做,加油
8#
發表於 2009-10-23 16:58:13 | 只看該作者
有个AMS的模型听说不错' q$ h( c6 M+ F+ Y
不知道对你有没有用?; _/ o5 ?: H- V& Q" Z, t6 _0 c
Analog / Mixed Signal Examples7 h% D' F* [1 i; u% l9 m
& w% c1 J5 }% ]9 ?' I/ m4 V8 S  d
Behavioral Models of ADCs和PLL等
9#
發表於 2009-10-23 17:04:11 | 只看該作者
Analog / Mixed Signal Examples
% K$ L$ G8 C8 ?  D: M, `* V4 E2 H/ U5 Y% |
Behavioral Models of ADCs' X0 O  V$ D, @- D/ T" V
\ams\sampling\; sampling_101;) J; r' E& X* E4 r6 [
     Sigma-Delta ADC 1st order modulator                                               $ cd \ams\adc\; dspsdadc2;                                                                    
8 S- d. `8 M  r) \7 ?     Sigma-Delta ADC 2nd order modulator                                               $ cd \ams\adc\; dspsdadc3;                                                                    7 Y5 O  q4 w: A* E2 P( b+ O
     Sigma-Delta ADC 2nd order modulator discrete time (switched capacitor prototype)  $ cd \ams\adc\; dspsdadc4;                                                                    # s6 M* D* O) z8 Z0 I1 T* w
  # @, {+ ?$ Q. E& A
Behavioral RF" u- ~, Z' z' x0 R7 Q8 \
     Measurement of Lowpass Filter Freq Response                                       $ cd  feed_fwd_2;
, P4 l4 T/ B' V8 g2 b) v     
! `+ B- w! R: A* x9 iPLLs 0 ^. m; w: p  ^! i- A8 v: j
     VCO with phase noise                                                              $ cd 7 N$ N$ u( ^* O$ e
     Pll  with freq domain instruments                                                 $ cd \ams\pll;
. U* B5 ?- K( Y, {; K5 |1 ]     Pll  fractional with analog compensation                                          $ cd \ams\pll;
& B/ s7 B  j8 Q* \     Pll  fractional with digital compensation                                         $ cd \ams\pll; 5 a  e1 V# V5 m9 B8 O' X
     Pll  optimization (Nonlinear Control Design)                                      $ cd \ams\pll; ( W- d1 z* i( ]
     Carrier and Symbol Timing Recovery  (NCO->ADC)                                    $ cd \ams\pll; carrier_timing;      
' r7 U2 R% P' Q$ n     Carrier and Symbol Timing Recovery  (Fractional Delay)                            $ cd \ams\pll; timing_recovery_1;
10#
發表於 2010-4-12 10:52:39 | 只看該作者
回復 4# BIJM 8 w- }7 k' J7 z+ R

4 f8 l" J* Y, ?4 W, K1 u. J! q1 O' t0 E5 Q" Y: x$ `2 N: g
    謝謝分享( a) ~3 ~. x. h3 T" f" a) R
design 第一步都是建model
11#
發表於 2010-4-12 17:57:19 | 只看該作者
simulink 很好用喔~由其是在建立一些behavior model上
12#
發表於 2010-6-11 20:54:16 | 只看該作者
我記得高XX先生(名字想不起來@@)的PLL相關書籍就有了~聽說這本在中文書中算是PLL的權威~參考囉!
13#
發表於 2011-6-19 00:13:04 | 只看該作者
請問各位大大有分數除頻PLL的simulink的model嗎?
14#
發表於 2011-6-20 22:08:40 | 只看該作者
謝謝大大無私分享! s% f2 N. B. M5 Y
design 第一步都是建model
15#
發表於 2011-7-8 09:07:47 | 只看該作者
高曜煌  射頻鎖相迴路IC設計 滄海書局
16#
發表於 2011-7-8 18:11:34 | 只看該作者
謝謝分享,花點時間來K一下。
17#
發表於 2011-8-30 14:41:27 | 只看該作者
謝謝各位分享資料 看下
18#
發表於 2011-9-11 07:38:05 | 只看該作者
thanks for sharing!!!! It is very useful
19#
發表於 2011-9-11 10:00:05 | 只看該作者
behavior 要做的好真的要花很多心力,但是我還是多讀些資料,這樣再拿到別人的MODE
: k& b9 L0 ?' S6 ?" l: n才比較不會不懂內部的動作。
20#
發表於 2011-9-22 15:55:03 | 只看該作者
回復 4# BIJM
6 u( ^& {# f$ B9 u2 N- M) u# G8 l" K5 c: s9 K5 ]

, Y9 D$ k/ n5 D2 J. ^+ W    SIMULINK~SIMULINK~SIMULINK
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-5 10:25 PM , Processed in 0.148019 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表