請問各位先進有遇過這樣子的問題嗎?

jelly811737

我目前是碩班的學生，專題是做CDR(Clock and Data recovery)，
: N0 J' U/ \4 \8 k6 ~最近chip回來正在量測遇到了怪問題，
1 ^4 w& C! _$ g/ [6 `我先量VCO部分，VCO是使用7級Inverter串聯的Ring Oscillator，示波器是使用安捷倫 54853，
儀器的碳棒是有分正端和負端，正端接訊號源，負端則接地，
再量測VCO時，如果有接GND則會出現下圖，
: W4 G8 \" F% b, c2 W3 V
不接地時則如下圖，
4 c/ j' t& ?6 M" n0 w& |
( n  A7 g0 W+ F& Z1 F" @1.)這是為什麼會這樣子，在探棒接不接地會有這麼大的影響，哪一種比較準確。

2.)在波型上為什麼會有向settling time這樣子的抖動波形，是設計方面的問題嗎?
' S  v9 a/ M9 [ㄧ開始我以為是電源不穩定所產生的抖動，但是在接了regulator以後還是會這樣子，
這是什麼現象呢?或是我該在設計的時候注意哪方面的考量，可以消除這個問題?

$ y+ q$ n& e/ T8 d1 U3 f3 n& E3.)在類比的gnd和數位的gnd這兩個在製作PCB版到底要不要隔開，還有分開接以後gnd到最後不是還會接在一起嗎?
1 @* n' u0 \2 O這樣子有隔開根沒隔開還不是一樣，或是有其他的接法，聽說兩個有隔開後量測結果會比較好，改怎樣解決呢?
" q: A, v# J( S5 _& U1 }& S* |, P+ ^
+ \: q) f6 [# l& i) e, k. w$ l& S6 Q在這裡請教各位做類比的先進，麻煩大家幫我想想是哪邊出了問題，謝謝大家。

sjhor

1. 要接地!
1 E# i% Z+ [1 r) u
2. Bonding Wire 的電感效應!
: S1 @( V4 D7 Y, ^- D
3. 要分開! 可以用一種隔離元件分開!  大多數的人避免麻煩!  所以接點最後都會接在一起! 但這點離POWER的GROUND最近就可以了!

masonchung

這個隔離元件好像是電感是嘛? 不知有無記錯？

bobs911

對呀...是用電感分開digit及analog的大地...
$ u* F# s9 f2 Q& W
  Z3 j5 V$ S* [3 b# Epower的部份...也可以利用電感與電容的濾波來得到比較好的穩壓效果~

jelly811737

對不起我忘記說明了，我這個電路是要應用在生醫，
所以頻率做比較低2MHz，這樣子在Bonding Wire的影響會很大嗎?

sjhor

應該這麼說!
除了 bonding wire 之外, 外面的連接線(PCB, ....)有多會有電感的存在!
所以  累積下來的量也不可以小看!
& C$ R$ c7 f- _7 h4 G
$ W/ \) _' o( {# f  v. @8 [還有的  就是 你的  Driver 做的可能不是很好!
+ O. w+ y+ b. Z, z或者是 Rising/Falling 太快所造成的!

若是很 Care 這些!  應該去找一下數位的  OUTPUT　pin 設計方法!
( k/ L0 c6 D( q應該有機會解決!

找到相關資料後!  歡迎拿出來分享唷!

jelly811737

請問sjhor先進可以�我如何評估Output Load，然後如何設計Driver，
Digital Output pin?  Oscillator不是算是類比的嗎?
) P3 K1 N0 O" e9 u, k為什麼要用Digital output pin?這是什麼意思呢?
小弟學不夠多看的也少，還有很多方面都不是很清楚，希望你多多指教。
在這裡也謝謝你的回答。

sjhor

0與1 的信號   通稱 digital signal!
5 D; D/ p8 V6 V, S3 Z: r5 T4 k只不過 Output Buffer 友可能是 analog designer 幫她們設計的!

Oscillator 是類比的沒有錯!
4 j) }8 g' C. m( g但經過  sensing amplifier or Schmitt trigger 轉換之後  就是數位的信號了!

這一部份 Output buffer 主要的工作是數位的!
' E3 p# X; I! H8 q- s
所以  這邊  她們有開發一些技術! 可以避免這些情況!

我記的的是  信號快升到 VDD 時  友作ㄧ些的處理!
這一部分  我只聽說!  沒有見到實際的電路!
$ X2 k# V2 ]7 h! l+ j2 z& T所以不能提供給你! Sorry!