請教前輩們有關 Pipeline ADC 的問題

naliga

想要請教前輩們有關 Pipeline ADC 的問題
ADC  每一級為 1.5 bit 的架構做 calibration
9 u: k& P! ?' ?0 F" s6 }8 I晶片下線回來量測，就結果來看
在某些特定的 stage 會有很大的 offset
造成嚴重的 missing code
% m* u1 |3 g) D# Y# `: r, f* s有的 chip 發生在第一級 有的 chip 發生在第三級
; i# p! a8 ^4 P4 h4 J& D想不透的是，因為有 1.5 bit 的補償
* q! K/ b4 `* C5 H, X理論上應該可以抵抗約 +/- 150 mv 的 offset
一直找不到可能掛掉的地方
2 K* u/ e/ l# v! j. y  c/ ?0 B想請前輩們給一些方向及意見，感謝

lchuang

==================================================
' m$ g+ N  L( D+ y$ L& ~5 O8 u
( r8 j: [/ [; P# |" r" B( Y, J有的 chip 發生在第一級 有的 chip 發生在第三級
& k( i) ~: e2 p7 H
想不透的是，因為有 1.5 bit 的補償
8 W/ t! _9 f: y3 r6 R' Y
理論上應該可以抵抗約 +/- 150 mv 的 offset

==================================================

以上部份原文我個人認為作者你可能搞錯了1.5 bit的offset抵消的觀念了，
2 y) W0 ?& s; M4 @
所謂的+/- 150mV指的是比較器的offset.....並不是你所謂的OP offset唷~~~~

4 U; \% p' V# L2 \. H; |9 N另外就是一般做Pipeline ADC都會著重在前四級(以12bit、+/-1V輸入電壓)，
6 w, v* i+ ~7 N- S2 h6 L( f
那麼第一級的OP所產生的error就需要壓在"0.25mV"以下才能達到................

' K3 _! S% r: }: p8 N2 q5 T5 z' ?% {所以你可以先提供一下你的ADC規格，大致才會知道這個ADC的關鍵在哪........
9 }4 R  y- L& Y% w0 B
至於你所謂的miss code會發生在第幾級......其實以pipeline來說，只要第一級毀掉....

5 ?9 S0 V9 H3 `7 O! M後面的幾級我想都不會好到哪裡去........

所以pipeline的第一級OP是最重要的，你可以去檢查一下第一級的error(Pre-sim and Po-sim)~~~

6 ^4 N5 ~. k: N9 ^0 T$ u% NGood luck

naliga

Dear Ichuang 大大
7 o: E' J+ o) C8 ^: [$ A. X: a; s- r不好意思，請問您指的 OP 是指 Reside 上的 OP 嗎？
積分器的 OP 我有 check 過 error 穩定時的 error 有小於 1/2 lsb
5 L' N, ~. t4 A1 G& a; F所以我才會傾向懷疑是 comparator 的問題

  f* d$ `1 C, [# v! a7 T當然，若第一級輸入的訊號有問題，後面的數值都沒有參考意義
因為不會貼圖，我用文字說明一下我目前的量測結果
ADC 為 10BIT Swing 為 1v Common Voltage = 1.4v
我輸入一個 ramp 得到的結果為
Ideal Code : 1,2,3,4,5.......126,127,128,129......158,159,160.......255,256,257....286,287..
* M! o$ B: Q0 }' P/ A/ Q實際輸出       ： 1,2,3,4,5.......126,127,127,127......127,159,160.......255,255,255....255,287..
此現象會重覆出現在 127, 255, 383,511,639,767,895 等 level
因此懷疑是第三級的比較器出問題
5 a& M+ E, r& o% k- O) u1 v" \不過每一級的比較器電路和 layout 都相同
若單單發生在某一級又很令我困惑
所以想請求大大們給予一些方向找答案，謝謝

lchuang

你的Calibration有沒有bypass功能阿???看起來你的ADC是沒問題的~~~~

3 K6 `) m" q7 L: {! L" U建議你先關掉Calibration功能，再看看有沒有missing code~~~

0 d. \& ^+ `2 k4 b' W( D! M你也可以用Digital code反推一下你的輸入電壓，

; i7 d. G8 C8 S可以先算出輸入電壓是多少會發生，在我的想法我會想到

+ _* X- w2 c& N* E8 I7 H9 `! E8 w0 P127===>0001111111

255===>0011111111
" T& ~# B! c$ R% T& t% b! b
2 U+ x. ?4 h% |  t383===>0101111111
; e: H0 ~0 [( q- P1 {0 i
7 ?" J; B2 R9 Y( `......etc
. M8 Z$ u1 _. y7 j# O. D- k
你是前四bit做Calibration嗎????建議你去看一下Calibration.....

另外你的pre-sim跟post-sim都有含Calibration去模擬嗎????

3 D& Y2 G6 x; g因為Calibration是屬於數位電路部份，
2 P4 U* S8 R7 f/ v
4 p8 o5 A3 v9 O6 `0 |; l  F0 F所以你可以透過verilog sim來驗證一下你的數位部份，
% J+ b. _! |& \$ r) O
但是你要針對ADC部份寫behavior model來驗證會比較快~~~~
, G+ y/ C0 ^' F2 n; X6 p
/ z3 G: u5 p5 Q8 IGood luck

lchuang

剛剛手算一下，missing code會發生在輸入電壓為：
9 E) z* E2 C" P- c8 ~& J
4 s* v) U- B: L+ c' F! g. {( v0.125~0.155
1 I% e' V+ ]2 Y3 s# T
0.25~0.28

# E8 R7 C$ `% D* c0.375~0.405

0.5~0.53
# J8 w  T$ u$ L* X* V: @% W
5 c4 ~' B" Q% F/ L% h* i( U0.625~0.655

4 D9 {7 F7 B0 Y$ L* K0.75~0.78
0 t2 u+ v: ^/ ~0 y: x( c. r
( f. F! Z6 N( @' G, S( S. `0.875~0.905
3 z- a' n7 i1 Y$ h
! I- {( O0 |9 z7 y你先往這方面去跑一下模擬~~~~

應該可以還原一些~~~~

billtc1234

似乎是OP 提早飽和掉了,可能是比較器offset太大或residue gain >2 造成.
  y1 V# p# K) h2 Y7 |: }+ F比較器的offset 是隨機的(random distribution) ,即使layout相同,但offset 不可能相同.
0 [5 s/ u0 |1 G1 c可以試著加入Voltage source 進入 ADC 的比較器input 端當offset 模擬看看.