關於ucf file

handwin

最近遇到一個問題     寫了一個簡單的除頻器   然後輸出四個波型    功能驗證  ok
但是如果我先assign pin location 的話     合成及實做後的時序驗證  就會沒有輸出
% _5 h/ W/ R9 O2 P& n反之   我不assign的話   讓ISE自行去實作      則 時序驗證就會通過      
6 v7 M& U+ A( P& F3 @請問這會是什麼原因       新手一個      謝謝大家幫忙    對了  我的device是  
spartan3 XC3S200 TQ208

handwin

不好意思 剛剛忘了列出  時序驗證的錯誤訊息
0 V0 r2 @: ]  y: D5 e9 B7 h! e
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
) s+ o) q! V' x4 \& u  b0 Y: }#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_4\
: v% u. F, f5 k# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_1\
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_2\
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_3\
0 e' v" E/ J+ V7 F- O
5 I5 L- E- K4 l5 Y8 N4 z

- ?3 \9 ]) _! C' @) B1 M會這樣大概是什麼原因呢?

masonchung

請確認一下自己assign 的 pin location 是否在同一個區域
看起來是 setup time的問題

jason_lin

最好是把UCF file貼上來看看^^
這樣比較好找問題,看起來是Timing的問題,要知道你怎麼下限制的.
& S5 k/ I0 r5 y+ t9 f' x

handwin

謝謝兩位大大的協助     問題已經解決了       是我自己沒將全部訊號給reset  改了以後   post simulation就可以過了
% W$ K9 j4 H; _+ @5 E- f1 b" Z9 Q
但是又出現另一個問題,    我在上述程式燒錄在spartan3 XC3S400上     用示波器看  結果都沒問題
" L8 M; W# J) Y* v
6 Q9 e" A; D4 _. T不過當我將程式環境改在spartan3 XC3S200上   可以合成也可以實作    但是做 post simulation  就又出現上述訊息了  還有我沒有下timing

3 r$ S9 l8 F8 C# |  ?, sconstraint  我的ucf如下

#PACE: Start of Constraints generated by PACE

' w1 k# r1 H, ^6 m* h  N  x) J% l0 R. _#PACE: Start of PACE I/O Pin Assignments
2 Y& b* c# Q8 s6 FNET "CLK"  LOC = "P155"  ;
' ?  Y0 w# o' `  R( RNET "CLK_N"  LOC = "P149"  ;
/ U) m# f2 j4 P( L4 u9 UNET "CLK_P"  LOC = "P147"  ;
NET "RESET_B"  LOC = "P152"  ;
NET "RST"  LOC = "P144"  ;
NET "STV"  LOC = "P141"  ;

#PACE: Start of PACE Area Constraints
0 ~2 R. @: Z) M2 c: j& i# `8 |& u
#PACE: Start of PACE Prohibit Constraints
% F! I2 }; A" F1 |0 o3 M0 g
: @/ b7 v0 @8 a( e#PACE: End of Constraints generated by PACE
2 z1 e8 I: M# P% a8 J
, n- ]* t. S! v( ?3 P順便請問一下版大   您說的pin assign到同一區是什麼意思    因為我必須將接腳都assign到rsds接腳那邊  不知道這有影響嗎?
                                                                                                                                    
' f, Y6 k" C2 [# S0 M2 g: z( ^+ N謝謝
) K9 O4 {( }8 [
  j4 B2 a3 L  d, T1 S# v+ F8 W[ 本帖最後由 handwin 於 2007-5-25 10:52 AM 編輯 ]

handwin

不好意思     忘了po xc3s200上  我assign的腳位了

#PACE: Start of Constraints generated by PACE

3 V# l0 K' ]! v& A0 a#PACE: Start of PACE I/O Pin Assignments
7 m0 v& X. `) q( D; W# mNET "CLK"  LOC = "P105"  ;
NET "CLK_N"  LOC = "P97"  ;
NET "CLK_P"  LOC = "P96"  ;
1 j6 H  `' S5 R8 v- |NET "RESET_B"  LOC = "P104"  ;
) ?' o( X" _* `. Q' GNET "RST"  LOC = "P100"  ;
NET "STV"  LOC = "P99"  ;

#PACE: Start of PACE Area Constraints

#PACE: Start of PACE Prohibit Constraints
( t1 Q, {$ i3 p: i# j8 y8 |; h
#PACE: End of Constraints generated by PACE

handwin

不好意思     忘了po xc3s200上  我assign的腳位了

#PACE: Start of Constraints generated by PACE
1 e9 {& W* O. i5 s5 e/ }
* J( {) |& B& i  a; N+ G" T#PACE: Start of PACE I/O Pin Assignments
9 J+ P+ Y" A- ^5 f9 x, r  m* |NET "CLK"  LOC = "P105"  ;
NET "CLK_N"  LOC = "P97"  ;
4 n- G# ?. f4 I; h9 yNET "CLK_P"  LOC = "P96"  ;
) b9 Z0 Y2 w" n3 YNET "RESET_B"  LOC = "P104"  ;
1 h5 h* j3 v1 V2 TNET "RST"  LOC = "P100"  ;
$ v+ u) F7 C# t% b4 G2 kNET "STV"  LOC = "P99"  ;

#PACE: Start of PACE Area Constraints

#PACE: Start of PACE Prohibit Constraints

#PACE: End of Constraints generated by PACE