關於ucf file

handwin

最近遇到一個問題     寫了一個簡單的除頻器   然後輸出四個波型    功能驗證  ok
$ Y3 L1 L8 Y3 Q' |( x( \4 G但是如果我先assign pin location 的話     合成及實做後的時序驗證  就會沒有輸出
反之   我不assign的話   讓ISE自行去實作      則 時序驗證就會通過      
請問這會是什麼原因       新手一個      謝謝大家幫忙    對了  我的device是  
$ g9 l1 x' E) H, z+ O& _4 m" zspartan3 XC3S200 TQ208

handwin

不好意思 剛剛忘了列出  時序驗證的錯誤訊息

: [  Q" S4 Y4 f; l# @$ d1 g8 r- K- D# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
3 Z' ]/ q6 j3 a- V* V! m& o9 y#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_4\
2 ~* p- G+ C/ Y1 z/ m# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
7 _2 P) e2 o+ U* u; C0 X7 |) y- p#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_1\
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_2\
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_3\

) t1 x) S+ e/ z3 P: t6 h

1 b+ {. n/ B6 Q. u  T會這樣大概是什麼原因呢?

masonchung

請確認一下自己assign 的 pin location 是否在同一個區域
- V  k& b! Y0 M- }5 Q) `$ u看起來是 setup time的問題

jason_lin

最好是把UCF file貼上來看看^^
6 ~7 o* S2 }  ?4 ]2 [這樣比較好找問題,看起來是Timing的問題,要知道你怎麼下限制的.
+ P; `3 o" ?; L' p( B8 D* A

handwin

謝謝兩位大大的協助     問題已經解決了       是我自己沒將全部訊號給reset  改了以後   post simulation就可以過了

但是又出現另一個問題,    我在上述程式燒錄在spartan3 XC3S400上     用示波器看  結果都沒問題

不過當我將程式環境改在spartan3 XC3S200上   可以合成也可以實作    但是做 post simulation  就又出現上述訊息了  還有我沒有下timing
3 l, H5 }- @) U
5 S3 T: `! d3 n8 _' T4 Z. Fconstraint  我的ucf如下
0 s2 L" K1 z3 J" {( O) Q: t2 z% Q
' N/ C+ `6 }2 F9 a; l) t# U3 i#PACE: Start of Constraints generated by PACE
) w+ {% ~# p/ s0 u' k
' _) K# m4 u% A, z2 V% [#PACE: Start of PACE I/O Pin Assignments
! ]" k/ q* |5 n; {NET "CLK"  LOC = "P155"  ;
NET "CLK_N"  LOC = "P149"  ;
NET "CLK_P"  LOC = "P147"  ;
  |  j3 N5 J$ A( {1 r- ~- M. INET "RESET_B"  LOC = "P152"  ;
/ e; n8 `4 p! p; U, fNET "RST"  LOC = "P144"  ;
- K+ g3 A$ V9 JNET "STV"  LOC = "P141"  ;

#PACE: Start of PACE Area Constraints
1 `& ^8 V( o$ t9 ^' O! u
#PACE: Start of PACE Prohibit Constraints
  Y" Q; H* S' N! X6 j; c5 Y
#PACE: End of Constraints generated by PACE

/ F% W6 O  |1 R2 }2 w順便請問一下版大   您說的pin assign到同一區是什麼意思    因為我必須將接腳都assign到rsds接腳那邊  不知道這有影響嗎?
                                                                                                                                    
謝謝
+ S. v! Z0 Q$ _9 x4 \
[ 本帖最後由 handwin 於 2007-5-25 10:52 AM 編輯 ]

handwin

不好意思     忘了po xc3s200上  我assign的腳位了

#PACE: Start of Constraints generated by PACE
7 i  }1 }( ]  G- P
2 u8 u. B' G. W: ], B! }: M- }#PACE: Start of PACE I/O Pin Assignments
( c# T5 }, {( ~) N% a6 ~9 qNET "CLK"  LOC = "P105"  ;
NET "CLK_N"  LOC = "P97"  ;
NET "CLK_P"  LOC = "P96"  ;
NET "RESET_B"  LOC = "P104"  ;
5 Y. |& ^! n/ h+ rNET "RST"  LOC = "P100"  ;
NET "STV"  LOC = "P99"  ;
8 T; B9 ~9 f3 o. K; V( T0 t
#PACE: Start of PACE Area Constraints
" }. J6 q; S0 o3 V( {, F
9 v! {- w3 h0 |% F#PACE: Start of PACE Prohibit Constraints
  O+ ^9 S9 @- @! Q
8 \3 f# e' N. T#PACE: End of Constraints generated by PACE

handwin

不好意思     忘了po xc3s200上  我assign的腳位了
+ w/ {) ^/ K4 q) l& l
#PACE: Start of Constraints generated by PACE
5 U0 V( f% U- V. P8 `
#PACE: Start of PACE I/O Pin Assignments
NET "CLK"  LOC = "P105"  ;
( E; q$ a6 ^5 h* t8 u: ^! E; GNET "CLK_N"  LOC = "P97"  ;
* M! R" v8 s2 e8 T5 pNET "CLK_P"  LOC = "P96"  ;
, _; ^& V+ H3 ~; VNET "RESET_B"  LOC = "P104"  ;
: _( ~" P& P! k1 B* z' V3 wNET "RST"  LOC = "P100"  ;
6 N0 v& r; p# T2 p0 t( D% QNET "STV"  LOC = "P99"  ;

  l2 n7 X8 d$ [- c) N! o#PACE: Start of PACE Area Constraints

# I" R/ T* X! r( j0 I#PACE: Start of PACE Prohibit Constraints

#PACE: End of Constraints generated by PACE