CIC支援Web介面模擬加速器的SoC/IP設計快速雛型驗證平台

masonchung

隨著設計複雜度的提高， 實現電路所需的
閘數隨著增加，伴隨所需之輸入測試樣本也就越
: |; b3 r: Y% j3 l; w* V多，而如何在短時間內完成功能驗證(Functional
Verifi cation)就成為整個設計流程的關鍵所在。傳統
' ]1 a3 J# _5 p* ^3 h7 U電路設計功能驗證方法是以RTL電路模擬軟體為基
8 M5 f1 g9 O! s礎。但隨著設計複雜度的增加，傳統RTL電路模擬
& W! }  c1 o0 D% D9 G. s+ e方式需要用電腦去計算更多的邏輯閘，需要更多的
7 s7 P- W# m6 _$ x模擬時間，以致於模擬驗證成為整個設計流程中最
費時的一環，進而成為設計流程的瓶頸。國家晶片
. X1 y+ S" k2 g5 I系統設計中心(CIC)為縮短SoC/IP驗證時程，引進了
; K; B$ k7 B# Z( ]Aptix公司之System Explorer-MP4CF硬體仿真平台
& z3 f* R  W7 X! b) M. P作為模擬加速器(Simulation Accelerator)，以提供
更有效率的雛型驗證仿真平台。該SoC/IP雛型驗證
, P4 S3 a8 m. V仿真平台功能雖強大，但操作流程卻需整合了眾多
- E( |- B- @) ?3 j8 G0 u

遊客，如果您要查看本帖隱藏內容請回復

  w  j1 X  k* C2 q[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

_eric

what's the attachment? paper from CIC? I wanna down it

sieg70

what what what what what what what what?

看來附檔是國研院刊物的技術報告了
- ?% Y* x3 w% S, {5 W0 X" W' Q) J
主文是講 Aptix 這一台掛掉一半的平台
9 ~6 J2 J) g9 E9 Y' d9 e雖說可以用來作系統驗證, 不過, 感覺還是不如ARM原廠給的 Integrator或是Versatile platform方便

, L/ H; e  N; L% q2 n主要特色是能擴充其FPGA模組, 用N棵FPGA模組去驗證一個百萬gate數的IP
提供了一個軟體可把這個IP給partition到這N棵FPGA
1 Y/ @- n$ O; ^; o5 h( Q但整個design flow還是要靠ISE及FPGA synthesizer才能work
整個flow感覺有點勞師動眾的
9 y' ^. b& X% g( ~
但若設計的IP真有那麼大也不失為一個選擇
7 _  e+ k6 [, y6 e7 u
" p+ V* q1 ?' |只是在現在FPGA容量越作越大, Aptix上的FPGA模組記得是用Xilinx V2系列
% @4 x' U! s5 ^$ Q# [' N所以去學這東東的價值就很值的商確了

1 d. R8 i6 B5 u+ |) P# j0 K$ n- \[ 本帖最後由 sieg70 於 2007-5-31 03:22 PM 編輯 ]