請問long setting time的Power on reset電路

Josephchiang

請問各位板大們，我想設計一個很長setting time的power on reset電路並且是要fully on chip的。
( s  R) L/ W" F+ N% N4 p" |$ z
6 i  e, k# v! i# a( n4 z# ?根據前人們提供的電路做法不外乎是使用R-C延遲時間電路再加上schmitt trigger(亦或者用電晶體去實現R、C)

: a& ^- j* R* Q* u0 \& d然而這個方式是沒辦法達成我想要的規格的，原因不外乎要達成這麼長的delay時間則R、C值必須要很大，因此無法fully on chip

: _' ~) z" G8 j! Q2 ^& ]' C另外有關 Dr. Howard Johnson. 撰寫的power on reset此篇文章的探討中，說明簡易的R-C延遲電路與shmitt trigger電路在VDD有很大的變化時由於放電的問題所以導致此power on reset電路無法重新active，因此會出現問題。
(個人認為此現象應該不是稱為power on reset而是brown out reset)
4 p1 O2 ?9 o0 {0 q/ u$ O; b6 `
所以想請問不知道各位有沒有什麼好的建議，謝謝。

billlin

如果你的電路有 bandgap 與 current source 電路的話 ,
5 g; O: _/ j, B. M$ t可以試current source 電流很小,約10nA,
1 R1 B, R' i6 k5 V$ @/ v3 ?! M# E4 W然後充電電容 (example:C=10pF),
* a" e5 e. N4 c' Z: V6 y& ~) E使用比較器比較兩端電壓,
1 x3 ~+ J9 i* V; P8 O/ [! e例如比較器的正端接2.5V
根據CV=It, 10pF*2.5V=10nA*t,
' a* I( o( n" w- u& aget t=2.5mS.