請問各位板大們,我想設計一個很長setting time的power on reset電路並且是要fully on chip的。7 v- M7 f6 u4 R' s) t* b, I
Y7 I, h4 r9 O' z) l: n# V根據前人們提供的電路做法不外乎是使用R-C延遲時間電路再加上schmitt trigger(亦或者用電晶體去實現R、C). X% P6 c3 D2 C. P3 \7 S' C
+ L: }0 a$ N' [
然而這個方式是沒辦法達成我想要的規格的,原因不外乎要達成這麼長的delay時間則R、C值必須要很大,因此無法fully on chip - u5 f1 B4 m3 C4 U6 w: r0 ]) [" ?4 U+ `0 l% U9 P0 P/ `- B
另外有關 Dr. Howard Johnson. 撰寫的power on reset此篇文章的探討中,說明簡易的R-C延遲電路與shmitt trigger電路在VDD有很大的變化時由於放電的問題所以導致此power on reset電路無法重新active,因此會出現問題。1 G# ]& q( f" q
(個人認為此現象應該不是稱為power on reset而是brown out reset)) z& @0 _4 V' M" D& D