電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

公      司：A global PC leading enterprise
( N( y6 F/ x+ p) A. P) x% \工作地点：深圳

  X/ [2 n" \+ d8 _" R! w$ q- D主要职责：   
1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
; p. o2 E8 U& g2 j% o2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
3.协助电路设计人员调整电路设计   
4 L2 W3 b, @) C4 Z3 h1 q4.能够独立完成数据库的转换、协助有关部门进行流片
9 J8 f8 L# h& Q# M  f, N/ W) h# F
+ p/ v* C# |% J, Q$ K6 C# A* m) |招聘要求：   
1. 硕士以上学历，能够读写英文   
2. 8年以上直接的从事集成电路芯片版图设计工作经验   
) W  ^: ^6 B, C) _8 |3. 熟悉模拟电路，对射频电路有一定了解者优先   
4.有良好的团队精神，较强的沟通能力

ranica

Software Engineer-几何图形处理
公      司：A famous IC company
工作地点：北京
  v/ a, K# B$ F7 B& s
% C7 _1 `# L* @% H+ mPosition Summary:  
  A3 K& J) y$ s7 T4 O. D9 `6 FSoftware Engineer for post-layout IC-Package-PCB co-analysis
) h7 D. ~3 l7 E9 z0 eEssential Job Functions/Accountabilities:
Maintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.
5 ?; l' Y. n1 |0 Y! l
Minimum Requirements/Qualifications:
Proficiency in C++/C, OpenGL or Qt graphic programming experience is required
Strong background of geometry processing and related algorithms
Experience in numeric results post-processing such as graph, contour plots
Knowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
Experience in tcl/perl and Linux shell scripting is a plus

ranica

数字版图工程师
公      司：A famous IC company
8 B$ A2 @& }& `5 H2 {工作地点：苏州

职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.

. ]" h8 n, A% K: \+ Y& B7 t职位要求:
1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
( F: O" e4 H9 T4 C# a3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
6 }5 S% l" Y1 Q3 `, c. C# }4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
: O7 e" d8 @, u1 S5. 积极主动,团结合作, 有独立解决问题的能力,
6. 学历本科或以上
) Z8 U- n# \9 v7. 两年后端工作经验